Сверхдискретизировать

Передискретизируйте вход на более высоком уровне путем вставки нулей (HDL Coder)

Описание

Блок Upsample доступен с DSP System Toolbox™.

Для получения информации о поведении симуляции и параметрах блоков, смотрите, Сверхдискретизировали.

Лучшые практики

Рассмотрите, может ли ваша модель использовать блок Repeat вместо блока Upsample. Блок Repeat использует меньше аппаратных ресурсов, таким образом, это - лучшая практика использовать, Сверхдискретизировали только, когда ваш алгоритм требует дополняющей нуль повышающей дискретизации.

См. также Требования Многоскоростной модели для генерации HDL-кода.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Ограничения

Набор Input processing к Columns as channels (frame based) не поддержан.

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.

Введенный в R2014a