Инструкции для скорости и оптимизации области - пронумерованным списком

Руководства по моделированию HDL являются набором рекомендуемых инструкций, за которыми можно следовать при создании модели Simulink® для генерации кода с HDL Coder™. В дополнение к обеспечению архитектурного руководства, потому что сгенерированный код предназначается для аппаратных платформ, таких как FPGAs, ASICs и SoCs, можно использовать эти инструкции, чтобы оптимизировать проект для скорости или области на целевом компьютере.. Каждое руководство по моделированию для генерации HDL-кода имеет другой уровень серьезности, которая указывает на уровни требований соответствия. Чтобы узнать больше об этих уровнях серьезности, смотрите Уровни серьезности Руководств по моделированию HDL.

Эти таблицы приводят инструкции для скорости и оптимизации области в HDL Coder. Инструкции начинают с 3.1 и разделены на подразделы. Эти инструкции не имеют связанной образцовой проверки. Можно следовать за шаблоном моделирования, рекомендуемым для этих инструкций путем выполнения той регистрации Средства проверки Модели HDL. Чтобы узнать больше о Средстве проверки Модели HDL, смотрите Начало работы со Средством проверки Модели HDL.

Инструкции 3.1: разделение ресурсов

ID инструкцииЗаголовокСерьезностьСвязанное Образцовое Правило Стандарта Проверки/Кодирования
3.1.1Разделение ресурсов добавляет блокиРекомендуемый'none'
3.1.2Разделение ресурсов блоков усиленияРекомендуемый'none'
3.1.3Разделение ресурсов блоков продуктаРекомендуемый'none'
3.1.4Разделение ресурсов умножается - добавляют блокиРекомендуемый'none'
3.1.5Разделение ресурсов подсистемРекомендуемый'none'
3.1.6Разделение ресурсов дюйм/с с плавающей точкойРекомендуемый'none'

Инструкции 3.2: конвейеризация тактовой частоты и распределенная конвейеризация

ID инструкцииЗаголовокСерьезностьСвязанное Образцовое Правило Стандарта Проверки/Кодирования
3.2.1Инструкции по конвейеризации тактовой частотыИнформативный'none'
3.2.2Рекомендуемые распределенные настройки конвейеризацииРекомендуемый'none'
3.2.3Вставьте распределенные конвейерные регистры для блоков с векторными входными параметрами типа данныхИнформативный'none'

Похожие темы