Руководства по моделированию HDL являются набором рекомендуемых инструкций, за которыми можно следовать при создании модели Simulink® для генерации кода с HDL Coder™. Инструкции для поддерживаемых блоков и типов данных состоят из инструкций для использования различных блоков в библиотеке блоков HDL Coder, и о поддерживаемых типах данных. Каждое руководство по моделированию для генерации HDL-кода имеет другой уровень серьезности, которая указывает на уровни требований соответствия. Чтобы узнать больше об этих уровнях серьезности, смотрите Уровни серьезности Руководств по моделированию HDL.
Эти таблицы приводят инструкции для поддерживаемых типов данных в HDL Coder и для различных блоков в библиотеке блоков HDL Coder. Инструкции начинают с 2.1
и разделены на подразделы. В таблице вы видите, что определенные инструкции имеют связанную образцовую проверку. Можно следовать за шаблоном моделирования, рекомендуемым для этих инструкций путем выполнения той регистрации Средства проверки Модели HDL. Чтобы узнать больше о Средстве проверки Модели HDL, смотрите Начало работы со Средством проверки Модели HDL.
ID инструкции | Заголовок | Серьезность | Связанное Образцовое Правило Стандарта Проверки/Кодирования |
---|---|---|---|
2.1.1 | Блок RAM доступ к факторам | Рекомендуемый | 'none' |
2.1.2 | Последовательно-параллельное преобразование | Рекомендуемый | 'none' |
ID инструкции | Заголовок | Серьезность | Связанное Образцовое Правило Стандарта Проверки/Кодирования |
---|---|---|---|
2.2.1 | Логические и арифметические операции сдвига разряда | Информативный | 'none' |
2.2.2 | Использование логического оператора, побитового оператора и бита уменьшает блоки | Информативный | 'none' |
2.2.3 | Используйте булев тип данных для, выдерживают сравнение с блоками постоянного и оператора отношения | Строго рекомендуемый | Образцовая Проверка: Проверяйте на использование блока Relational Operator |
ID инструкции | Заголовок | Серьезность | Связанное Образцовое Правило Стандарта Проверки/Кодирования |
---|---|---|---|
2.3.1 | Сгенерируйте блок FPGA RAM от интерполяционных таблиц | Строго рекомендуемый | 'none' |
ID инструкции | Заголовок | Серьезность | Связанное Образцовое Правило Стандарта Проверки/Кодирования |
---|---|---|---|
2.4.1 | Виртуальная подсистема: используйте в качестве DUT Верхнего уровня | Обязательный | Образцовая Проверка: Проверяйте на недопустимую подсистему верхнего уровня |
2.4.2 | Атомарная подсистема: сгенерируйте допускающие повторное использование файлы HDL | Рекомендуемый | 'none' |
2.4.3 | Различная подсистема: Используя различные подсистемы для генерации HDL-кода | Обязательный | 'none' |
2.4.4 | Модели - ссылки: создайте образцовый проект Используя меньшие разделы | Рекомендуемый | 'none' |
2.4.5 | Блокируйте настройки Enabled и Triggered подсистем | Обязательный | Образцовая проверка: Проверяйте начальные условия Enabled и Triggered подсистем |
ID инструкции | Заголовок | Серьезность | Связанное Образцовое Правило Стандарта Проверки/Кодирования |
---|---|---|---|
2.5.1 | Использование блоков преобразования уровня | Рекомендуемый | 'none' |
2.5.2 | Используйте дискретный и конечный шаг расчета для постоянного блока | Обязательный | Образцовая Проверка: Проверяйте на источники времени бесконечной и непрерывной выборки |
ID инструкции | Заголовок | Серьезность | Связанное Образцовое Правило Стандарта Проверки/Кодирования |
---|---|---|---|
2.6.1 | Используйте булевскую переменную для логических данных и Ufix1 для числовых данных | Обязательный | 'none' |
2.6.2 | Задайте тип данных блоков усиления | Рекомендуемый | 'none' |
2.6.3 | Перечислимые ограничения типа данных | Обязательный | 'none' |