Этот параметр находится в разделе Objectives Settings HDL Code Generation> панель Target диалогового окна Configuration Parameters. При помощи этого параметра можно задать целевую частоту в МГц для нескольких функций и рабочих процессов. Прежде, чем установить целевую частоту, убедитесь, что вы задаете Synthesis Tool.
Значение по умолчанию:
0
Эта установка является целевой частотой в МГц для нескольких функций и рабочих процессов, которые поддерживает HDL Coder™. Поддерживавшие функции:
FPGA целевое отображение библиотеки с плавающей точкой: Задайте целевую частоту, которой вы хотите, чтобы IP достиг, когда вы используете ALTERA MEGAFUNCTION (ALTERA FP FUNCTIONS). Если вы не задаете целевую частоту, HDL Coder устанавливает целевую частоту на значение по умолчанию 200 MHz. См. также Генерируют HDL-код для FPGA Целевые Библиотеки С плавающей точкой.
Адаптивная конвейеризация: Если ваш проект использует множители, задайте инструмент синтеза и целевую частоту. На основе этих настроек HDL Coder оценивает количество конвейеров, которые могут быть вставлены, чтобы улучшить область и синхронизирующий на целевой платформе. Если вы не задаете целевую частоту, HDL Coder использует целевую частоту 0 MHz и не вставляет адаптивные конвейеры. См. также Адаптивную Конвейеризацию.
Можно также установить целевую частоту при помощи установки Target Frequency (MHz) в задаче Set Target Frequency в HDL Workflow Advisor.
Задайте целевую частоту для этих рабочих процессов -
Generic ASIC/FPGA: задавать целевую частоту, которой вы хотите, чтобы ваш проект достиг. HDL Coder генерирует ограничительный файл синхронизации для той частоты часов. Это добавляет ограничение в проект инструмента синтеза FPGA, который вы создаете в задаче Create Project. Если целевая частота не достижима, инструмент синтеза генерирует ошибку. Целевая частота не поддержана с Microsemi® Libero® SoC.
IP Core Generation: Чтобы задать целевую частоту для HDL Coder, чтобы изменить установку модуля тактовой синхронизации в исходном проекте, чтобы произвести часы сигнализируют с той частотой. Введите целевое значение частоты, которое является в Frequency Range (MHz). Если вы не задаете целевую частоту, HDL Coder использует целевую частоту Default (MHz).
Simulink Real-Time FPGA I/O: Для модулей ввода-вывода Speedgoat, которые поддерживаются с Xilinx ISE, задайте целевую частоту, чтобы сгенерировать модуль тактовой синхронизации, чтобы произвести сигнал часов с той частотой.
Модули ввода-вывода Speedgoat, которые поддерживаются с Xilinx Vivado, используют инфраструктуру рабочего процесса IP Core Generation. Задайте целевую частоту для HDL Coder, чтобы изменить установку модуля тактовой синхронизации в исходном проекте, чтобы произвести сигнал часов с той частотой. Введите целевое значение частоты, которое является в Frequency Range (MHz). Если вы не задаете целевую частоту, HDL Coder использует целевую частоту Default (MHz).
FPGA Turnkey: Чтобы сгенерировать модуль тактовой синхронизации, чтобы произвести часы сигнализируют с той частотой автоматически.
Свойство:
TargetFrequency |
| Ввод: целое число |
| Значение: целое число, больше, чем или равный 0 |
| Значение по умолчанию: 0 |
Чтобы установить это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.
Например, можно задать TargetFrequency, когда вы генерируете HDL-код для подсистемы symmetric_fir в модели sfir_fixed с помощью любого из этих методов.
Передайте свойство в качестве аргумента к функции makehdl.
makehdl('sfir_fixed/symmetric_fir', ...
'TargetFrequency','300')Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать HDL-код с помощью makehdl.
hdlset_param('sfir_fixed','TargetFrequency','300')
makehdl('sfir_fixed/symmetric_fir')