Введите частоту часов, заданную как скаляр. В системе PLL порт clk in соединяется с выходным портом блока VCO.

Типы данных: double

Отношение вывода, чтобы ввести частоту часов, заданную как дробный скаляр.

Значение в порте div-by разделено в две части: целая часть (N) и дробная часть (.FF).

Типы данных: double

Выведите частоту часов, заданную как скаляр. В системе PLL порт clk out соединяется с входным портом обратной связи блока PFD. Вывод в порте clk out является квадратным импульсным train 1-вольтовой амплитуды.

Типы данных: double

Дробное недостающее импульсное устройство хранения данных. Значение порта state повышается F с каждым возрастающим ребром значения clk out предыдущего цикла. Каждый раз, когда значение порта state пробегается через 1, значение переполняет и устанавливает значение порта carry к 1.

Типы данных: double

Выходной порт, который активирует импульсную функцию ласточки, когда порт state переполняется. Импульсное удаление походит на деление входной частоты N +1 вместо N.

Типы данных: Boolean

Выберите, чтобы включить увеличенный buffer size во время симуляции. Это увеличивает buffer size Логического Решения в блоке Fractional Clock Divider with Accumulator. По умолчанию эта опция является невыбранной.

Количество выборок буферизации ввода, доступной во время симуляции, заданной как положительный целочисленный скаляр. Это устанавливает buffer size Логического Решения в блоке Fractional Clock Divider with Accumulator.

Выбор различного решателя симуляции или выборка стратегий могут измениться, количество входных выборок должно было произвести точную выходную выборку. Установите Buffer size на достаточно большое значение так, чтобы входной буфер содержал все входные требуемые выборки.

Зависимости

Этот параметр только доступен, когда опция Enable increased buffer size выбрана в диалоговом окне Block Parameters.

Программируемое использование