Замкнутые циклы фазы

Разработайте и моделируйте аналоговый замкнутый цикл фазы (PLL) системы

Разработайте систему PLL, начинающую с основных блоков основы или с семейства эталонных архитектур. Моделируйте и анализируйте систему PLL, чтобы проверить ключевые характеристики производительности сервопривода, пока вы не будете соответствовать системным спецификациям.

Можно запустить путем обеспечения спецификаций, и нарушения каждой основы блокируют и соединяют блоки, чтобы смоделировать различные архитектурные модели PLL (подход снизу вверх). Также можно запустить с полных системных моделей типичной архитектуры PLL и настроить те модели до, чтобы соответствовать системным спецификациям (нисходящий подход).

Используйте Измерения и Испытательные стенды в течение процесса проектирования, чтобы проверить спецификации блоков и целой системы при наличии недостатков.

Блоки

развернуть все

Стандартные блоки

Charge Pump	Выведите ток, пропорциональный различию в рабочем цикле между двумя входными портами
Loop Filter	Второй, третий, или четвертый порядок модели пассивный контурный фильтр
PFD	Детектор фазы/частоты, который сравнивает фазу и частоту между двумя сигналами
VCO	Напряжение модели управляло осциллятором
Single Modulus Prescaler	Целочисленный делитель часов, который делит частоту входного сигнала
Dual Modulus Prescaler	Целочисленный делитель часов с отношениями на два делителя
Fractional Clock Divider with Accumulator	Синхронизируйте делитель, который делит частоту входного сигнала дробным номером
Fractional Clock Divider with DSM	Модулятор Сигмы Delta основывал дробный делитель часов

Эталонные архитектуры

Fractional N PLL with Accumulator	Синтезатор частоты с аккумулятором основывал дробную архитектуру PLL N
Fractional N PLL with Delta Sigma Modulator	Синтезатор частоты с модулятором сигмы дельты основывал дробную архитектуру PLL N
Integer N PLL with Dual Modulus Prescaler	Синтезатор частоты с двойным числом с основанием делителя частоты модуля N архитектура PLL
Integer N PLL with Single Modulus Prescaler	Синтезатор частоты с одним числом с основанием делителя частоты модуля N архитектура PLL

Темы

Разработайте и оцените простую модель PLL

Этот пример показывает, как разработать простой PLL с помощью эталонной архитектуры и подтвердить PLL с помощью Испытательного стенда PLL.

Популярные примеры

Шум фазы в PLL Вывод

Измерьте и анализируйте шум фазы при выводе замкнутого цикла фазы (PLL) с помощью испытательного стенда PLL.

Открыть скрипт

Документация Mixed-Signal Blockset

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.