Представляет систематический подход, чтобы разработать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы разработаете и моделируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Основанные на пакете системы распространены в радиосвязях. Данные получены по воздуху и декодируются как дискретные пакетные данные по вычислить устройству. Для данных системных требований трудно разработать систему и реализацию непосредственно на SoC, когда это часто включает длинные итерации отладки и интегрирования на оборудовании, поскольку аппаратные эффекты трудно составлять во время проектирования. В этом примере вы разработаете основанное на пакете приложение отслеживания самолета на основе Автоматической Зависимой Широковещательной передачи Наблюдения (ADS-B) стандарт, разделенный между FPGA и встраиваемым процессором. В отличие от традиционных методов, вы моделируете проектирование приложений с интерфейсом памяти перед реализацией на оборудовании с помощью SoC Blockset, чтобы сократить время разработки. Вы затем подтвердите проект на оборудовании автоматически сгенерированным кодом из модели.