Пользовательская логика на FPGA

Шаг 3 5 в создает приложение проекта SoC

В этом примере проекта SoC FPGA генерирует тестовые данные, и обработайте его в алгоритме FPGA прежде, чем передать его процессору с помощью общей памяти.

Основанная на выборке модель

  1. Откройте новую модель Simulink®. Сохраните модель assoc_hwsw_fpga_sample.slx в подпапку, названную referencedmodels, в папке проекта.

  2. Откройте параметры конфигурации Simulink для панели Hardware Implementation. Установите Hardware board на None и установите Device vendor на ASIC/FPGA. Во вкладке Solver, набор Solver selection> Type к Fixed-step. Нажмите OK, чтобы применить изменения и закрыть параметры конфигурации.

    Примечание

    SoC Blockset™ требует, чтобы эталонные модели FPGA задали намеченное оборудование развертывания, в этом случае FPGA.

  3. В новой модели, с помощью блока Stream Connector, блока Селектора Шины SoC, блок SoC Bus Creator и блоки Subsystem, создают следующую систему.

    Совет

    Когда ваша модель FPGA включает больше чем один IP, необходимо задать каждый IP как подсистему и соединить подсистемы с помощью блока Stream Connector или Video Stream Connector. Для получения дополнительной информации смотрите Факторы для Нескольких дюйм/с в Модели FPGA.

    В диалоговой маске блока SoC Bus Creator, набор Control type к Valid.

  4. Подсистема Test Source моделирует счетчик свободного доступа. Откройте подсистему Test Source и создайте следующую систему.

  5. Подсистема FPGA Algorithm моделирует умножение переданных потоком данных. Откройте подсистему FPGA Algorithm и использование Enabled Подсистемы, Логического оператора, и блоков Преобразования типа данных, создайте следующую систему.

Топ-модель

  1. В папке проекта откройте модель soc_hwsw_top.slx.

  2. Добавьте блок Subsystem в область FPGA и маркируйте блок FPGA.

  3. В подсистеме FPGA, с помощью блока Model, создают следующую систему.

  4. Откройте диалоговую маску блока Model и установите Model name на soc_hwsw_fpga_sample.slx.

Поток от FPGA до Шаблона Процессора, подсистема FPGA использует образцовый вариант, чтобы выбрать между основанной на выборке моделью, разработанной в этом разделе и основанной на кадре моделью. Основанная на кадре модель позволяет более быстрые симуляции, но не поддерживает генерацию кода.

Смотрите также

| |

Похожие темы

Создайте приложение проекта SoC
Затем 
Документация SoC Blockset
Поддержка
Для просмотра документации необходимо авторизоваться на сайте