Чтобы развернуть ваш проект на автономной плате FPGA Intel или Xilinx, необходимо установить Пакет Поддержки HDL Coder™ для Советов FPGA Intel или Пакет Поддержки HDL Coder для Советов FPGA Xilinx соответственно. Дополнительные сведения см. в HDL Coder Поддерживаемые аппаратные средства.
hdlcoder.Board | Объект регистрации плат, который описывает SoC пользовательская плата |
hdlcoder.ReferenceDesign | Регистрационный объект исходного проекта, который описывает исходный проект SoC |
hdlcoder.WorkflowConfig | Сконфигурируйте рабочие процессы развертывания и генерация HDL-кода |
Проект модели для ведомой интерфейсной генерации AXI4
Как спроектировать вашу модель для AXI4 или AXI4-облегченные интерфейсы для скалярных или векторных портов и считать назад значения.
Проект модели для AXI4-потоковой генерации интерфейса
Как спроектировать вашу модель для AXI4-потокового вектора, или скаляр соединяют интерфейсом с генерацией.
Проект модели для AXI4-потоковой генерации видеоинтерфейса
Как спроектировать вашу модель для генерации ядра IP с AXI4-потоковыми видеоинтерфейсами.
Проект модели для основной интерфейсной генерации AXI4
Описание Основного протокола AXI4, и как можно спроектировать модель для генерации ядра IP с AXI4-основными интерфейсами.
Рабочий процесс генерации ядра IP для автономных устройств FPGA
Узнать, как использовать рабочий процесс Генерации Ядра IP с автономными устройствами FPGA и встроить ядро IP в исходный проект.
Целевые Советы FPGA программы или устройства SoC
Как программировать целевое Оборудование Intel или Xilinx
Программа автономная макетная плата FPGA Xilinx от Simulink (пакет поддержки HDL Coder для Советов FPGA Xilinx)
В этом примере показано, как предназначаться для макетной платы FPGA Xilinx для синтеза с помощью рабочего процесса Тюремщика FPGA.
Программа автономная макетная плата FPGA Altera от Simulink (пакет поддержки HDL Coder для Советов FPGA Intel)
В этом примере показано, как предназначаться для макетной платы Altera® FPGA для синтеза с помощью рабочего процесса Тюремщика FPGA.
Программа автономная макетная плата FPGA Xilinx из MATLAB (пакет поддержки HDL Coder для Советов FPGA Xilinx)
Рабочий процесс Тюремщика FPGA для развертывания на автономном оборудовании FPGA
Программа автономная макетная плата FPGA Altera из MATLAB (пакет поддержки HDL Coder для Советов FPGA Intel)
Рабочий процесс Тюремщика FPGA для развертывания на автономном оборудовании FPGA
Разрешите отказы синхронизации в шаге Потока битов FPGA Сборки Рабочего процесса Генерации Ядра IP или Рабочего процесса ввода-вывода FPGA Simulink Real-Time для Находящихся в Vivado Советов.