Demux

Извлеките и выведите элементы виртуального векторного сигнала

Библиотека:
Simulink / Обычно Используемые Блоки
Simulink / Маршрутизация Сигнала
HDL Coder / Обычно Используемые Блоки
HDL Coder / Маршрутизация Сигнала

Описание

Блок Demux извлекает компоненты сигнала входного вектора и выходных параметров отдельные сигналы. Порты выходного сигнала упорядочены сверху донизу. Для получения информации о создании и разложении векторов, смотрите Сигнал Мультиплексора.

Порты

Входной параметр

развернуть все

`Port_1` — Примите сигнал вектора нешины извлечь и выходные сигналы
действительный или комплексные числа любого типа данных нешины поддержан Simulink^®

Векторный входной сигнал, из которого блок Demux выбирает скалярные сигналы или меньшие векторы.

Вывод

развернуть все

`Port_1` — Выходные сигналы извлечены из сигнала входного вектора
не соедините шиной сигнал с действительным или комплексными числами любого типа данных, поддержанного Simulink

Выходные сигналы извлечены из входного вектора. Порты выходного сигнала упорядочены сверху донизу. Смотрите Местоположение порта После Вращения или Зеркального отражения для описания порядка порта для различных ориентаций блока.

Параметры

развернуть все

`Number of outputs` — Количество выходных параметров
2 (значения по умолчанию) | скаляр | вектор

Задайте номер и, опционально, размерность каждого выходного порта. Если вы не задаете размерность выходных параметров, блок определяет размерность выходных параметров.

Значение может быть скаляром, задающим количество выходных параметров или вектора, элементы которого задают ширины выходных портов блока. Блок определяет размер своих выходных параметров от размера входного сигнала и значения параметра Number of outputs.

Если вы задаете скаляр для параметра Number of outputs, и все выходные порты соединяются, когда вы проводите новую сигнальную линию близко к выходной стороне блока Demux, Simulink добавляет порт и обновляет параметр Number of outputs.

Для входного вектора ширины n, вот что блок выходные параметры.

Значение параметров	Блокируйте выходные параметры...	Примеры и комментарии
`p = n`	`p` скалярные сигналы	Если вход является трехэлементным вектором, и вы задаете три выходных параметров, блок выходные параметры три скалярных сигнала.
`p > n`	Ошибка	Это значение не поддержано.
`p < n` `n mod p = 0`	`p` вектор сигнализирует о каждом имеющем `n/p` элементы	Если вход является вектором с шестью элементами, и вы задаете три выходных параметров, блок выходные параметры три двухэлементных вектора.
`p < n` `n mod p = m`	`m` вектор сигнализирует о каждом имеющем `(n/p)+1` элементы и `p-m` сигналы, имеющие `n/p` элементы	Если вход является вектором с пятью элементами, и вы задаете три выходных параметров, блок выходные параметры два двухэлементных векторных сигнала и один скалярный сигнал.
`[p`₁ `p`₂ `... p`_m `p`₁`+p`₂`+...+p`_m`=n` `p`_i `> 0`	`m` векторные сигналы, имеющие ширины `_p1`, `_p2_\pm`	Если вход является вектором с пятью элементами, и вы задаете `[3, 2]` как выход, блок выходные параметры три из входных элементов на одном порте и других двух элементов на другом порте.
Массив, который имеет один или несколько из `m` элементы со значением `-1`, который указывает, что Simulink выводит размер для элемента. Например, предположите, что у вас есть четырехэлементный массив с общей шириной 14, и вы задаете параметр, чтобы быть `[p`₁ `p`2 -1 `p`4]. Значение для третьего элемента (`-1` элемент), `14 -` `_{(p1 + p2 + p4)}`	`m` векторные сигналы	Если `p`_i больше нуля, соответствующий выход имеет ширину `p`_i. Если `p`_i-1, ширина соответствующего выхода вычисляется динамически.
`[p`₁ `p`₂ `... p`_m `p`₁`+p`₂`+...+p`_m`!=n` `p`_i `= > 0`	Ошибка	Это значение не поддержано

Если вы задаете количество выходных параметров, которое меньше, чем количество входных элементов, блок распределяет элементы максимально равномерно по выходным параметрам. Для примеров смотрите Элементы Вектора Извлечения и Распределите Равномерно На Выходных параметрах и Элементах Вектора Извлечения Используя Блок Демультиплексора.

Программируемое использование

Параметры блоков: Outputs

Ввод: скаляр или вектор

Значения: символьный вектор

Значение по умолчанию: {'2'} или вектор

`Display option` — Отображенный значок блока
`bar` (значение по умолчанию) | `none`

По умолчанию значок блока является твердой панелью основного цвета блока. Чтобы отобразить значок как поле, содержащее блочное имя, выберите none.

Программируемое использование

Параметры блоков: Display option

Ввод: символьный вектор

Значения: 'bar' | 'none'

Значение по умолчанию: 'bar'

Примеры модели

Extract Vector Elements and Distribute Evenly Across Outputs

Извлеките векторные элементы и распределите равномерно на Выходных параметрах

Используйте блок Demux, чтобы распределить входной сигнал равномерно по желаемому количеству выходных параметров.

Открытая модель

Extract Vector Elements Using the Demux Block

Извлеките векторные элементы Используя блок демультиплексора

При использовании блока Demux, чтобы извлечь и вывести элементы от векторного входа, можно использовать-1 в векторном выражении, чтобы указать, что блок динамически измеряет соответствующий порт.

Открытая модель

Создайте сигнал мультиплексора и извлеките элементы

Создайте сигнал мультиплексора и извлеките элементы из сигнала мультиплексора.

Открытая модель

Характеристики блока

Типы данных	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Фактическая поддержка типа данных или возможности зависит от реализации блока.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Фактическая поддержка типа данных или возможности зависит от реализации блока.

Документация

Demux

Описание

Порты

Входной параметр

`Port_1` — Примите сигнал вектора нешины извлечь и выходные сигналы
действительный или комплексные числа любого типа данных нешины поддержан Simulink^®

Вывод

Параметры

`Number of outputs` — Количество выходных параметров
2 (значения по умолчанию) | скаляр | вектор

Программируемое использование

`Display option` — Отображенный значок блока
`bar` (значение по умолчанию) | `none`

Программируемое использование

Примеры модели

Извлеките векторные элементы и распределите равномерно на Выходных параметрах

Извлеките векторные элементы Используя блок демультиплексора

Создайте сигнал мультиплексора и извлеките элементы

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

Документация

Demux

Описание

Порты

Входной параметр

Port_1 — Примите сигнал вектора нешины извлечь и выходные сигналы действительный или комплексные числа любого типа данных нешины поддержан Simulink®

Вывод

Параметры

Number of outputs — Количество выходных параметров 2 (значения по умолчанию) | скаляр | вектор

Программируемое использование

Display option — Отображенный значок блока bar (значение по умолчанию) | none

Программируемое использование

Примеры модели

Извлеките векторные элементы и распределите равномерно на Выходных параметрах

Извлеките векторные элементы Используя блок демультиплексора

Создайте сигнал мультиплексора и извлеките элементы

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

`Port_1` — Примите сигнал вектора нешины извлечь и выходные сигналы
действительный или комплексные числа любого типа данных нешины поддержан Simulink^®

`Number of outputs` — Количество выходных параметров
2 (значения по умолчанию) | скаляр | вектор

`Display option` — Отображенный значок блока
`bar` (значение по умолчанию) | `none`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.