Mux

Объедините входные сигналы совпадающего типа данных и сложности в виртуальный вектор

Библиотека:
Simulink / Обычно Используемые Блоки
Simulink / Маршрутизация Сигнала
HDL Coder / Обычно Используемые Блоки
HDL Coder / Маршрутизация Сигнала

Описание

Блок Mux комбинирует входные параметры с совпадающим типом данных и сложностью в векторный выход. Выходной сигнал мультиплексора является плоским, даже если вы создаете сигнал мультиплексора из других сигналов мультиплексора. Однако можно использовать несколько блоков Mux, чтобы создать сигнал мультиплексора шаг за шагом.

Сигнал мультиплексора упрощает общий вид модели путем объединения двух или больше сигнальных линий в одну линию. Сигналы мультиплексора не влияют на симуляцию или генерацию кода.

Совет

Если входные параметры имеют различные типы данных или сложность, используйте виртуальную шину, чтобы визуально сгруппировать сигналы. Для получения дополнительной информации смотрите Типы Составных Сигналов.

Порты

Входной параметр

развернуть все

`Port_1` — Входной сигнал, чтобы включать в сигнал мультиплексора
скаляр | вектор

Входной сигнал, чтобы включать в мультиплексор сигнализирует в виде скаляра или вектора.

Входные сигналы для блока Mux могут быть любой комбинацией скаляров и векторов, но у них должны быть совпадающий тип данных и сложность.

Вывод

развернуть все

`Port_1` — Выведите сигнал мультиплексора
вектор

Выведите сигнал мультиплексора, состоявший из объединенных входных сигналов, возвращенных как вектор.

Элементы выходного сигнала мультиплексора берут свой порядок от порядка порта входных сигналов. Для описания порядка порта для различных ориентаций блока смотрите Местоположение порта После Вращения или Зеркального отражения.

Параметры

развернуть все

`Number of inputs` — Количество входных сигналов
2 (значения по умолчанию) | скаляр | вектор | массив ячеек | список, разделенный запятыми имен сигнала

Количество входных сигналов в виде скаляра, вектора, массива ячеек или списка, разделенного запятыми имен сигнала. Некоторые из этих форматов позволяют вам задавать имена сигнала и размеры, аналогичные описанному следующей таблицей.

Формат	Блокируйте поведение
Скаляр	Количество входных параметров с блоком Mux. Когда вы используете этот формат, блок принимает скалярные или векторные сигналы любого размера. Simulink^® присваивает каждый вход имя `signalN`, где `N` номер входного порта.
Вектор	Длина вектора задает количество входных параметров. Каждый элемент задает размер соответствующего входа. Положительное значение указывает, что соответствующий порт может принять только векторы того размера. Например, `[2 3]` задает два входных порта размеров `2` и `3`, соответственно. Если ширина входного сигнала не совпадает с ожидаемой шириной, сообщение об ошибке появляется. Значение `-1` указывает, что соответствующий порт может принять скаляры или векторы любого размера.
CellArray	Длина массива ячеек задает количество входных параметров. Значение каждой ячейки задает размер соответствующего входа. Скалярное значение `N` задает вектор размера `N`. Значение `-1` средние значения, что соответствующий порт может принять скалярные или векторные сигналы любого размера.
Список, разделенный запятыми имен сигнала	Список имен сигнала разделяется запятыми. Simulink присваивает каждое имя к соответствующему порту и сигналу. Например, если вы вводите `position,velocity`, блок Mux имеет два входных параметров, названные `position` и `velocity`.

Совет

Если вы задаете скаляр для параметра Number of inputs, и все входные порты соединяются, когда вы проводите новую сигнальную линию близко к входной стороне блока Mux, Simulink добавляет порт и обновляет параметр.

Программируемое использование

Параметры блоков: Inputs

Ввод: скаляр, вектор, массив ячеек, список, разделенный запятыми имен сигнала

Значения: целое число, вектор размеров порта, массива ячеек, списка, разделенного запятыми имен сигнала

Значение по умолчанию: {'2'}

`Display option` — Блокируйте вид значка
`bar` (значение по умолчанию) | `signal` | `none`

Блокируйте вид значка в виде bar, signal, или none.

bar — Отображения никакой текст
signal — Отображает имена входного сигнала
none — Отображает тип блока (Mux)

Измените размер блока по мере необходимости, чтобы соответствовать тексту на значке блока.

Программируемое использование

Параметры блоков: DisplayOption

Ввод: символьный вектор

Значения: 'bar' 'signals' 'none''bar'

Значение по умолчанию: 'bar'

Примеры модели

Создайте сигнал мультиплексора и извлеките элементы

Создайте сигнал мультиплексора и извлеките элементы из сигнала мультиплексора.

Открытая модель

Автомобильная приостановка

Смоделируйте упрощенную модель полуавтомобиля, которая включает независимую переднюю и заднюю вертикальную приостановку. Модель также включает подачу тела и степени свободы возврата. Пример предоставляет описание модели, чтобы показать, как симуляция может использоваться, чтобы исследовать характеристики поездки. Можно использовать эту модель в сочетании с симуляцией трансмиссии, чтобы исследовать продольную перестановку, следующую из изменений в установке дросселя.

Открытая модель

Характеристики блока

Типы данных	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Фактическая поддержка типа данных или возможности зависит от реализации блока.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Ограничения

Шины не поддержаны для генерации HDL-кода.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Фактическая поддержка типа данных или возможности зависит от реализации блока.

Документация

Mux

Описание

Совет

Порты

Входной параметр

`Port_1` — Входной сигнал, чтобы включать в сигнал мультиплексора
скаляр | вектор

Вывод

`Port_1` — Выведите сигнал мультиплексора
вектор

Параметры

`Number of inputs` — Количество входных сигналов
2 (значения по умолчанию) | скаляр | вектор | массив ячеек | список, разделенный запятыми имен сигнала

Совет

Программируемое использование

`Display option` — Блокируйте вид значка
`bar` (значение по умолчанию) | `signal` | `none`

Программируемое использование

Примеры модели

Создайте сигнал мультиплексора и извлеките элементы

Автомобильная приостановка

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Ограничения

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

Документация

Mux

Описание

Совет

Порты

Входной параметр

Port_1 — Входной сигнал, чтобы включать в сигнал мультиплексора скаляр | вектор

Вывод

Port_1 — Выведите сигнал мультиплексора вектор

Параметры

Number of inputs — Количество входных сигналов 2 (значения по умолчанию) | скаляр | вектор | массив ячеек | список, разделенный запятыми имен сигнала

Совет

Программируемое использование

Display option — Блокируйте вид значка bar (значение по умолчанию) | signal | none

Программируемое использование

Примеры модели

Создайте сигнал мультиплексора и извлеките элементы

Автомобильная приостановка

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Ограничения

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

`Port_1` — Входной сигнал, чтобы включать в сигнал мультиплексора
скаляр | вектор

`Port_1` — Выведите сигнал мультиплексора
вектор

`Number of inputs` — Количество входных сигналов
2 (значения по умолчанию) | скаляр | вектор | массив ячеек | список, разделенный запятыми имен сигнала

`Display option` — Блокируйте вид значка
`bar` (значение по умолчанию) | `signal` | `none`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.