Deep Learning HDL Toolbox™ обеспечивает классы, чтобы создать объекты развернуть серийные нейронные сети для глубокого обучения, чтобы предназначаться для FPGA и плат SoC. Перед развертывающимися нейронными сетями для глубокого обучения на целевой FPGA и платы SoC, усильте методы, чтобы оценить эффективность и использование ресурса пользовательской нейронной сети для глубокого обучения. После того, как вы развернете нейронную сеть для глубокого обучения, использование, MATLAB, чтобы получить сетевое предсказание следует из целевой платы FPGA.
dlhdl.Workflow | Сконфигурируйте рабочий процесс развертывания для глубокой нейронной сети |
dlhdl.Target | Сконфигурируйте интерфейс на требуемую плату для развертывания рабочего процесса |
activations | Получите промежуточные результаты слоя для развернутой нейронной сети для глубокого обучения |
validateConnection | Подтвердите связь SSH и развернутый поток битов |
release | Выпустите связь с целевым устройством |
predict | Запустите вывод в развернутой сети и профилируйте скорость нейронной сети, развернутой на заданном целевом устройстве |
estimate | Оцените эффективность заданной нейронной сети для глубокого обучения и потока битов для платы целевого устройства |
deploy | Разверните заданную нейронную сеть в целевую плату FPGA |
compile | Скомпилируйте объект рабочего процесса |
Моделируйте нейронные сети для глубокого обучения на рабочем процессе SoCs и FPGA
Ускорьте прототипирование, развертывание, верификацию проекта и итерацию вашей пользовательской нейронной сети для глубокого обучения, работающей на фиксированном потоке битов при помощи dlhdl.Workflow
объект.
LIBIIO/Ethernet основанное на связи Развертывание
Быстро развертывание сетей глубокого обучения к использованию плат FPGA MATLAB.
Оцените эффективность нейронной сети для глубокого обучения, запускающейся с потоком битов
Оцените пропускную способность и начальную задержку для данной обученной нейронной сети для глубокого обучения, работающей на фиксированном потоке битов.
Получите эксплуатационные параметры вывода, запущенного выполняемый для предварительно обученной серийной сети и заданной целевой платы FPGA.
Несколько структурируют поддержку
Улучшайте производительность своей развернутой нейронной сети для глубокого обучения при помощи функции поддержки системы координат нескольких.