Пользовательский исходный проект

Создайте свой собственный исходный проект для интеграции сгенерированного ядра IP в целевое устройство SoC, платы Speedgoat или автономных плат FPGA

Можно создать собственный исходный проект в MATLAB® и использовать HDL Coder™, чтобы интегрировать ядро IP в исходный проект.

Классы

развернуть все

hdlcoder.BoardОбъект регистрации плат, который описывает SoC пользовательская плата
hdlcoder.WorkflowConfigСконфигурируйте рабочие процессы развертывания и генерация HDL-кода
hdlcoder.ReferenceDesignРегистрационный объект исходного проекта, который описывает исходный проект SoC

Функции

развернуть все

socExportReferenceDesignЭкспортируйте пользовательский исходный проект для HDL Workflow Advisor
addExternalIOInterfaceЗадайте внешний интерфейс IO для объекта платы
addExternalPortInterfaceЗадайте интерфейс внешнего порта для объекта платы
addInternalIOInterfaceДобавьте и задайте внутренний интерфейс IO между сгенерированным IP базовые и существующие ядра IP
addAXI4MasterInterfaceДобавьте и задайте интерфейс AXI4 Master
addAXI4SlaveInterfaceДобавьте и задайте ведомый интерфейс AXI4
addAXI4StreamInterfaceИнтерфейс Add AXI4-Stream
addAXI4StreamVideoInterfaceДобавьте AXI4-потоковый Видеоинтерфейс
addClockInterfaceДобавьте часы и сбросьте интерфейс
addCustomEDKDesignЗадайте Xilinx файл проекта MHS EDK
addCustomQsysDesignЗадайте файл проекта Altera Qsys
addCustomVivadoDesignУкажите, что Xilinx Vivado экспортировал блочную конструкцию файл Tcl
addIPRepositoryВключайте модули IP от своей папки репозитория IP в вашем пользовательском исходном проекте
addParameterДобавьте и задайте пользовательские параметры для своего исходного проекта
validateReferenceDesignПроверяйте значения свойств в объект исходного проекта
validateBoardПроверяйте значения свойств в объект платы
CallbackCustomProgrammingMethodУказатель на функцию для пользовательской функции обратного вызова, которая выполняется во время задачи Целевого устройства Программы в Советнике по вопросам Рабочего процесса
CustomizeReferenceDesignFcnУказатель на функцию для функции обратного вызова, которая выполняется перед Поставившей Целевой Интерфейсной задачей в HDL Workflow Advisor
EmbeddedCoderSupportPackageЗадайте, использовать ли пакет поддержки Embedded Coder
PostBuildBitstreamFcnУказатель на функцию для функции обратного вызова, которая выполняется после задачи Потока битов FPGA Сборки в HDL Workflow Advisor
PostCreateProjectFcnУказатель на функцию для функции обратного вызова, которая выполняется после, Создает задачу Проекта в HDL Workflow Advisor
PostSWInterfaceFcnУказатель на функцию для пользовательской функции обратного вызова, которая выполняется после, Генерирует задачу Программного интерфейса в HDL Workflow Advisor
PostTargetInterfaceFcnУказатель на функцию для функции обратного вызова, которая выполняется после Поставившей Целевой Интерфейсной задачи в HDL Workflow Advisor
PostTargetReferenceDesignFcnУказатель на функцию для функции обратного вызова, которая выполняется после Целевой задачи Исходного проекта Набора в HDL Workflow Advisor

Темы

Совет и система регистрации исходного проекта

Система для определения и регистрации плат и исходных проектов.

Укажите пользовательский Совет

Задайте интерфейс и атрибуты пользовательской платы SoC. После определения платы можно предназначаться для него с помощью Рабочего процесса Генерации Ядра IP в HDL Workflow Advisor.

Укажите пользовательский исходный проект

Задайте интерфейс и атрибуты пользовательского исходного проекта SoC. После определения и регистрации исходного проекта, можно предназначаться для него с помощью Рабочего процесса Генерации Ядра IP в HDL Workflow Advisor.

Задайте пользовательские параметры и функции обратного вызова для пользовательского исходного проекта

Узнать, как задавать пользовательские параметры и пользовательские функции обратного вызова для вашего пользовательского исходного проекта.

Настройте исходный проект динамически на основе параметров исходного проекта

Узнать, как настроить исходный проект динамически при помощи CustomizeReferenceDesignFcn метод.

Задайте и добавьте репозиторий IP в пользовательский исходный проект

Узнать, как можно создать репозиторий IP и добавить модули IP в репозитории к пользовательскому исходному проекту.

Задайте Несколько Основных Интерфейсов AXI в Исходных проектах, чтобы получить доступ к Ведомому Интерфейсу DUT AXI4

Узнать, как можно задать несколько Основных интерфейсов AXI в пользовательском исходном проекте, чтобы получить доступ HDL DUT IP AXI4 к ведомому интерфейсу.

Сгенерируйте ядро IP HDL с несколькими, AXI4-передают-потоком и основные интерфейсы AXI4

Узнать, как можно сопоставить порты DUT с несколькими, AXI4-передают-потоком, AXI4-потоковое Видео и Основные интерфейсы AXI4.

Экспортируйте пользовательский исходный проект из модели SoC (SoC Blockset)

Используйте socExportReferenceDesign функционируйте, чтобы экспортировать пользовательский исходный проект из модели SoC Blockset™.

Сопутствующая информация

Поиск и устранение проблем

Разрешите отказы синхронизации в генерации ядра IP и рабочих процессах ввода-вывода FPGA Simulink Real-Time

Разрешите отказы синхронизации в шаге Потока битов FPGA Сборки Рабочего процесса Генерации Ядра IP или Рабочего процесса ввода-вывода FPGA Simulink Real-Time для Находящихся в Vivado Советов.

Рекомендуемые примеры

Define Custom Board and Reference Design for Zynq Workflow

Задайте пользовательский Совет и исходный проект для рабочего процесса Zynq

Задайте и укажите пользовательскую плату и исходный проект в рабочем процессе Zynq®.

Открыть скрипт
Define Custom Board and Reference Design for Intel SoC Workflow

Задайте пользовательский Совет и исходный проект для рабочего процесса Intel SoC

Задайте и укажите пользовательскую плату и исходный проект в рабочем процессе Intel HDL Coder™ SoC.

Открыть скрипт
Dynamically Create Master Only or Slave Only or Both Master and Slave Reference Designs

Динамически создайте основные только или ведомые только или и основные и ведомые исходные проекты

Иллюстрирует, как настроить исходный проект динамически при помощи функции обратного вызова на основе опций параметра исходного проекта. Кроме того, этот пример показывает, как можно настроить количество каналов интерфейса AXI4-Stream в исходном проекте, чтобы быть интерфейсом Only AXI4-Stream Master, интерфейсом Only AXI4-Stream Slave или обоими интерфейсы.

Открыть скрипт
Authoring a Reference Design for Audio System on a Zynq Board

Авторская разработка исходного проекта для аудиосистемы в Совете Zynq

Создайте исходный проект, чтобы запустить аудио алгоритм и аудиовход доступа и выход на плате Zynq®.

Открыть скрипт
Authoring a Reference Design for Audio System on a ZYBO Board

Авторская разработка исходного проекта для аудиосистемы в Совете ZYBO

Создайте исходный проект, чтобы запустить аудио алгоритм и аудиовход доступа и выход на плате ZYBO.

Открыть скрипт
Authoring a Reference Design for Audio System on Intel board

Авторская разработка Исходного проекта для Аудиосистемы на плате Intel

Как к:

Открыть скрипт
Running an Audio Filter on Live Audio Input Using a Zynq Board

Выполнение аудиофильтра на живом аудиовходе Используя Совет Zynq

Смоделируйте аудиосистему и реализуйте ее на плате Zynq® с помощью аудио исходного проекта.

Открыть скрипт
Running Audio Filter with Multiple AXI4-Stream Channels on ZedBoard

Выполнение аудиофильтра с несколькими AXI4-речными-руслами на ZedBoard

Запустите аудиофильтр с несколькими AXI4-речными-руслами на ZedBoard.

Открыть скрипт
Using JTAG MATLAB as AXI Master to control HDL Coder generated IP Core

Используя MATLAB JTAG, когда Ведущее устройство AXI, чтобы управлять HDL Coder сгенерировало Ядро IP

Иллюстрирует, как автоматически ввести MATLAB JTAG как Ведущий IP AXI в ваш исходный проект и использовать MATLAB, чтобы моделировать сгенерированное Ядро IP FPGA вашего HDL Coder.

Открыть скрипт
Export Custom Reference Design

Экспортируйте пользовательский исходный проект

Экспортируйте пользовательский исходный проект из модели SoC при помощи socExportReferenceDesign Soc Blockset™ функция. После создания пользовательского исходного проекта используйте инструмент HDL Workflow Advisor от HDL Coder™, чтобы интегрировать ядро IP в исходный проект.

Документация HDL Coder

Поддержка

Для просмотра документации необходимо авторизоваться на сайте