exponenta event banner

addInternalIOInterface

Класс: hdlcoder. ReferenceDesign
Пакет: hdlcoder

Добавление и определение внутреннего интерфейса ввода-вывода между сгенерированным ядром IP и существующими ядрами IP

Синтаксис

addInternalIOInterface('InterfaceID',interface_name,'InterfaceType', interface_type,'PortName',port_name,'PortWidth',port_width,'InterfaceConnection',interface_connection)

Описание

addInternalIOInterface('InterfaceID',interface_name,'InterfaceType', interface_type,'PortName',port_name,'PortWidth',port_width,'InterfaceConnection',interface_connection) добавляет и определяет внутренний интерфейс ввода-вывода между сгенерированным ядром IP и другими ядрами IP в эталонной конструкции.

Если в помощнике по рабочим процессам HDL задана пользовательская ссылочная конструкция с внутренним интерфейсом ввода-вывода, необходимо сопоставить порт DUT с внутренним интерфейсом ввода-вывода. В таблице интерфейса целевой платформы нельзя оставить внутренний интерфейс ввода-вывода неназначенным.

Входные аргументы

развернуть все

Имя пользовательского внутреннего интерфейса ввода-вывода, указанное как символьный вектор. В помощнике по рабочим процессам HDL при выборе пользовательской ссылочной конструкции это имя отображается как опция в таблице интерфейса целевой платформы.

Пример: 'MyCustomInternalInterface'

Направление интерфейса относительно сгенерированного ядра IP, указанное как символьный вектор.

Например, если интерфейс является входом в сгенерированное ядро IP, установите interface_type кому 'IN'.

Имя сгенерированного порта ядра IP в коде HDL, указанное как символьный вектор.

Пример: 'MyIPCoreInternalIOInterfacePort'

Битовая ширина сгенерированного порта ядра IP, заданная как целое число. Можно использовать порты DUT, длина слова которых больше 128 биты. Для моделирования портов DUT, длина слов которых превышает 128 биты, используйте векторные типы данных. Например, для моделирования 512-bit Порт данных, используйте векторный порт с четырьмя 128-разрядные скалярные порты.

Внутренний порт интерфейса ввода-вывода для подключения к сгенерированному базовому порту IP, заданному как символьный вектор. Внутренний порт интерфейса ввода-вывода является существующим портом в эталонной конструкции. Его битовая ширина порта должна соответствовать port_width.

Различные средства синтеза имеют различные форматы для внутреннего порта интерфейса ввода-вывода.

Средство синтезаПример формата

Altera ® Quartus II

'internal_ip_0.In0'

Xilinx ® Vivado ®

'internal_ip_0/In0'

Xilinx ISE

'internal_In0'

Пример: 'internal_ip_0.In0'

Пример: 'internal_ip_0/In0'

Пример: 'internal_In0'

Представлен в R2015b