Ссылочное имя конструкции, указанное как символьный вектор. В помощнике по рабочим процессам HDL это имя отображается в выпадающем списке Ссылочный дизайн (Reference design).

Пример: 'Default system (Vivado 2015.4)'

Плата, связанная с этой эталонной конструкцией, заданная как символьный вектор.

Пример: 'Enclustra Mars ZX3 with PM3 base board'

Одна или несколько версий инструмента, которые работают с этой ссылочной конструкцией, заданной как массив ячеек символьных векторов.

Пример: {'2015.4'}

Пример: {'13.7','14.0'}

Один или несколько файлов ограничений конструкции, заданных как массив ячеек векторов символов. Это свойство является необязательным.

Пример: {'MarsZX3_PM3.xdc'}

Пример: {'MyDesign.qsf'}

Один или несколько относительных путей к файлам или папкам, необходимых для ссылочной конструкции, указанных как массив ячеек символьных векторов. Это свойство является необязательным.

Примеры требуемых файлов или папок:

Пример: {'my_ip_core'}

Пример: {fullfile('data', 'ps7_system_prj.xml')}

Пример: {'ip'}

Пример: {'ipcore'}

Пример: {'pcores'}

Укажите имя файла дерева устройств. Пример использования различных имен файлов дерева устройств при сопоставлении портов DUT с различными каналами AXI4-Stream см. в разделе Динамическое создание только ведущего или только ведомого, либо и ведущего, и ведомого ссылочных проектов.

Пример: 'devicetree_axistream_iio.dtb'

Укажите, должен ли параметр Вставить JTAG MATLAB в качестве AXI Master (требуется верификатор HDL) отображаться в задаче Задать целевое ссылочное проектирование помощника по рабочим процессам HDL. По умолчанию для этого свойства установлено значение trueи параметр отображается в задаче «Задать целевое ссылочное проектирование». После включения этого свойства, чтобы указать, должен ли генератор кода вставлять JTAG MATLAB в качестве AXI Master IP, используйте JTAGMATLABasAXIMasterDefaultValue собственность. Если отображение параметра не требуется, задайте для свойства значение false.

Это свойство является необязательным.

Пример: 'false'

Укажите, должен ли генератор кода вставлять JTAG MATLAB в качестве AXI Master IP. Указанные значения являются вариантами выбора для раскрывающегося списка Вставить JTAG MATLAB как мастер AXI (требуется верификатор HDL) в задаче Задать целевое ссылочное проектирование помощника по рабочему процессу HDL. Чтобы автоматически указать вставку JTAG как AXI Master, перед установкой для этого свойства значения on, установите AddJTAGMATLABasAXIMasterParameter свойство для true.

Это свойство является необязательным.

Пример: 'on'

Укажите zIP-файл кэша для включения в проект. При запуске IP Core Generation workflow-процесс в помощнике по рабочим процессам HDL, генератор кода извлекает этот файл в задаче «Создать проект». Задача создания Bitstream FPGA повторно использует IP-кэш, что ускоряет синтез эталонного дизайна.

Это свойство является необязательным.

Пример: 'ipcache.zip'

Укажите, должен ли генератор кода сообщать о сбоях синхронизации в задаче Bitstream Build FPGA в виде предупреждений или ошибок. При запуске IP Core Generation workflow-процесс в помощнике по рабочим процессам HDL по умолчанию генератор кода сообщает о любых сбоях синхронизации как об ошибке. Если для устранения сбоев синхронизации была реализована пользовательская логика, можно указать эти сбои, которые будут сообщаться как предупреждения, а не как ошибки. Дополнительные сведения см. в разделе Устранение сбоев синхронизации в рабочих процессах ввода-вывода FPGA поколения IP Core и Simulink в реальном времени.

Это свойство является необязательным.

Пример: 'hdlcoder.ReportTiming.Warning'