На этой странице описываются параметры конфигурации, которые находятся на вкладке Создание кода HDL (HDL Code Generation) > Test Bench (Испытательный стенд) диалогового окна Configuration Parameters (Параметры конфигурации). Используя параметры на этой вкладке, можно указать время высокого синхросигнала, время низкого синхросигнала, а также необходимость того, чтобы испытательный стенд принудительно включил входные сигналы тактового синхросигнала, перезагрузки и включения тактового синхросигнала.
Укажите, будет ли испытательный стенд нагружать входные сигналы синхронизации.
По умолчанию: Вкл.
На Испытательный стенд принудительно подает входные синхросигналы. Если выбрана эта опция, настройки высокого и низкого времени тактового сигнала управляют формой тактового сигнала.
ПрочьОпределяемый пользователем внешний источник инициирует входные сигналы синхронизации.
Это свойство активирует параметры «Часы во времени» и «Часы во времени». Эта опция отключена при выборе всей модели. Выберите DUT вместо параметра Generate HDL for setting.
Свойство:
ForceClock |
| Текст: символьный вектор |
Значение:
'on' | 'off' |
По умолчанию:
'on' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно указать этот параметр для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ForceClock', 'off')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed', 'ForceClock', 'off') makehdltb('sfir_fixed/symmetric_fir')
Укажите период в наносекундах, в течение которого испытательный стенд обеспечивает высокий уровень входных тактовых сигналов (1).
По умолчанию: 5
Укажите положительное целое значение. Свойства Clock high time и Clock low time определяют период и рабочий цикл тактового сигнала. Используя значения по умолчанию, тактовый сигнал представляет собой квадратную волну (50% рабочий цикл) с периодом 10 нс.
Этот параметр активируется при выборе параметра Force clock.
Свойство:
ClockHighTime |
| Тип: целое число |
| Значение: положительное целое число |
| По умолчанию: 5 |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно указать этот параметр для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ClockHighTime', 2)
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed', 'ClockHighTime', 2) makehdltb('sfir_fixed/symmetric_fir')
Укажите период в наносекундах, в течение которого испытательный стенд обеспечивает низкий уровень входных тактовых сигналов (0).
По умолчанию: 5
Свойства Clock high time и Clock low time определяют период и рабочий цикл тактового сигнала. Используя значения по умолчанию, тактовый сигнал представляет собой квадратную волну (50% рабочий цикл) с периодом 10 нс.
Этот параметр активируется при выборе параметра Force clock.
Свойство:
ClockLowTime |
| Тип: целое число |
| Значение: положительное целое число |
| По умолчанию: 5 |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно указать этот параметр для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ClockLowTime', 2)
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed', 'ClockLowTime', 2) makehdltb('sfir_fixed/symmetric_fir')
Укажите, будет ли испытательный стенд принудительно включать входные сигналы синхронизации.
По умолчанию: Вкл.
На Испытательный стенд принудительно переводит входные сигналы включения синхросигнала в состояние активный-высокий (1) или активный-низкий (0) в зависимости от установки входного значения включения синхросигнала.
ПрочьОпределяемый пользователем внешний источник вынуждает входные сигналы включения синхронизации.
Это свойство включает параметр Clock enable delay (в тактовых циклах).
Эта опция отключена при выборе всей модели. Выберите DUT вместо параметра Generate HDL for setting.
Свойство:
ForceClockEnable |
| Текст: символьный вектор |
Значение:
'on' | 'off' |
По умолчанию:
'on' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно указать этот параметр для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ForceClockEnable', 'off')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed', 'ForceClockEnable', 'off') makehdltb('sfir_fixed/symmetric_fir')
Определите истекшее время (в тактах) между сбросом сброса и включением синхронизации.
По умолчанию: 1
Свойство Clock enable delay (in clock cycles) определяет количество тактовых циклов, прошедших между моментом времени, когда сигнал сброса отменяется, и моментом времени, когда сигнал включения синхронизации инициируется первым. На рисунке ниже сигнал сброса (активный-высокий) сбрасывается после 2 тактовых циклов, а включение тактовых импульсов - после задержки включения тактовых импульсов, равной 1 циклу (по умолчанию).
На рисунке ниже сигнал сброса (активный-высокий) сбрасывается после интервала, обозначенного Hold Time. Включение тактового синхросигнала запускается после следующего интервала с меткой Clock enable delay.
Этот параметр активируется при выборе параметра Force clock enable.
Свойство:
TestBenchClockEnableDelay |
| Тип: целое число |
| По умолчанию: 1 |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно указать этот параметр для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'TestBenchClockEnableDelay', 2)
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed', 'TestBenchClockEnableDelay', 2) makehdltb('sfir_fixed/symmetric_fir')
Укажите, принудительно ли испытательный стенд сбрасывает входные сигналы.
По умолчанию: Вкл.
На Испытательный стенд принудительно подает входные сигналы сброса.
ПрочьОпределяемый пользователем внешний источник принудительно передает входные сигналы сброса.
При выборе этой опции можно использовать опцию Hold time для управления временем сброса.
Эта опция отключена при выборе всей модели. Выберите DUT вместо параметра Generate HDL for setting.
Свойство:
ForceReset |
| Текст: символьный вектор |
Значение:
'on' | 'off' |
По умолчанию:
'on' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно указать этот параметр для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ForceReset', 'off')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed', 'ForceReset', 'off') makehdltb('sfir_fixed/symmetric_fir')
Определите период времени (в тактах), в течение которого устанавливается сброс.
По умолчанию: 2
Свойство Reset length (в тактах) определяет количество тактовых циклов, в течение которых устанавливается сброс. Длина сброса (в тактах) должна быть целым числом, большим или равным 0. На следующем рисунке показан случай по умолчанию, в котором сигнал сброса (активный-высокий) подается в течение 2 тактовых циклов.
Этот параметр включается при выборе параметра «Принудительный сброс».
Свойство:
Resetlength |
| Тип: целое число |
| По умолчанию: 2 |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно указать этот параметр для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'Resetlength', 4)
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed', 'Resetlength', 4) makehdltb('sfir_fixed/symmetric_fir')