exponenta event banner

Параметры сценария компиляции

На этой странице описываются параметры конфигурации, которые находятся в меню «Создание кода HDL» > «Сценарии инструмента EDA» > вкладка «Сценарий компиляции» диалогового окна «Параметры конфигурации».

Компиляция постфикса файла

Укажите постфикс для добавления к имени DUT или тестового стенда, чтобы сформировать имя файла сценария компиляции.

Настройки

По умолчанию: _compile.do

Например, если имя тестируемого устройства или испытательного стенда my_design, HDL Coder™ добавляет постфикс _compile.do для формирования имени my_design_compile.do.

Информация командной строки

Свойство: HDLCompileFilePostfix
Текст: символьный вектор
По умолчанию: '_compile.do'

Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.

См. также

Инициализация компиляции

Имя формата передано fprintf для записи Init раздел сценария компиляции.

Настройки

По умолчанию: vlib %s\n

Init на этапе сценария выполняются необходимые действия по настройке, такие как создание библиотеки проекта или файла проекта.

неявный аргумент, %s, является содержанием 'VHDLLibraryName' свойство, которое по умолчанию'work'. Можно переопределить значение по умолчанию Init строка ('vlib work\n' путем изменения значения 'VHDLLibraryName'.

Информация командной строки

Свойство: HDLCompileInit
Текст: символьный вектор
По умолчанию: 'vlib %s\n'

Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.

См. также

Компиляция команды для VHDL

Имя формата передано fprintf для записи Cmd раздел сценария компиляции для файлов VHDL ® .

Настройки

По умолчанию: vcom %s %s\n

Фаза «команда на файл» (Cmd) сценария вызывается итеративно, один раз на сгенерированный файл HDL. При каждом вызове передается разное имя файла.

Два неявных аргумента в команде compile являются содержимым SimulatorFlags и имя файла текущего объекта или модуля. Чтобы опустить флаги, установите SimulatorFlags кому '' (значение по умолчанию).

Информация командной строки

Свойство: HDLCompileVHDLCmd
Текст: символьный вектор
По умолчанию: 'vcom %s %s\n'

Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.

См. также

Команда компиляции для Verilog

Имя формата передано fprintf для записи Cmd раздел сценария компиляции файлов Verilog ® .

Настройки

По умолчанию: vlog %s %s\n

Фаза «команда на файл» (Cmd) сценария вызывается итеративно, один раз на сгенерированный файл HDL. При каждом вызове передается разное имя файла.

Два неявных аргумента в команде compile являются содержимым SimulatorFlags и имя файла текущего объекта или модуля. Чтобы опустить флаги, установите SimulatorFlags свойство для '' (значение по умолчанию).

Информация командной строки

Свойство: HDLCompileVerilogCmd
Текст: символьный вектор
По умолчанию: 'vlog %s %s\n'

Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.

См. также

Завершение компиляции

Имя формата передано fprintf для записи части завершения сценария компиляции.

Настройки

По умолчанию: пустой символьный вектор

Фаза завершения (Term) - заключительная фаза выполнения сценария. Одним из применений этой фазы является выполнение моделирования кода HDL, который был скомпилирован в Cmd фаза. Term фаза не принимает аргументов.

Информация командной строки

Свойство: HDLCompileTerm
Текст: символьный вектор
По умолчанию: ''

Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.

См. также