Сброс настроек и параметров

На этой странице описываются параметры в разделе «Параметры часов» панели «Создание кода HDL» > «Глобальные параметры» диалогового окна «Параметры конфигурации». С помощью этих параметров можно указать имя сброса, использовать ли синхронный или асинхронный сброс, а также указать, является ли сброс активным-высоким или активным-низким.

Тип сброса

Укажите, следует ли использовать асинхронную или синхронную логику сброса при создании кода HDL для регистров. Рекомендуется указать тип сброса как Synchronous при использовании устройства Xilinx ® иAsynchronous при использовании устройства Altera ®.

Настройки

По умолчанию: Asynchronous

Asynchronous

Используйте асинхронную логику сброса. Эта логика сброса выполняет выборку сброса независимо от тактового сигнала.

Следующий блок процесса, сгенерированный блоком единичной задержки, иллюстрирует использование асинхронных сбросов. Когда сигнал сброса установлен, блок обработки выполняет сброс без проверки на наличие события синхронизации.

Unit_Delay1_process : PROCESS (clk, reset)
  BEGIN
    IF reset = '1' THEN
      Unit_Delay1_out1 <= (OTHERS => '0');
    ELSIF clk'event AND clk = '1' THEN
      IF clk_enable = '1' THEN
        Unit_Delay1_out1 <= signed(x_in);
      END IF;
    END IF; 
  END PROCESS Unit_Delay1_process;

Synchronous

Используйте логику синхронного сброса. Эта логика сброса производит выборку сброса относительно тактового сигнала.

Следующий блок процесса, генерируемый блоком Unit Delay, перед выполнением сброса проверяет наличие события синхронизации, переднего фронта:

Unit_Delay1_process : PROCESS (clk)
  BEGIN
    IF rising_edge(clk) THEN
      IF reset = '1' THEN
        Unit_Delay1_out1 <= (OTHERS => '0');
      ELSIF clk_enable = '1' THEN
        Unit_Delay1_out1 <= signed(x_in);
      END IF;
    END IF; 
  END PROCESS Unit_Delay1_process;

Информация командной строки

Свойство: ResetType

Текст: символьный вектор

Значение: 'async' | 'sync'

По умолчанию: 'async'

Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.

Например, можно указать sync в качестве ResetType при создании кода HDL для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.

Передать свойство в качестве аргумента makehdl функция.
```
makehdl('sfir_fixed/symmetric_fir', ... 
        'ResetType','async')
```
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdl.
```
hdlset_param('sfir_fixed','ResetType','async')
makehdl('sfir_fixed/symmetric_fir')
```

См. также

Сброс заявленного уровня

Укажите, является ли заданный или активный уровень входного сигнала сброса активным-высоким или активным-низким.

Настройки

По умолчанию: Active-high

Active-high

Укажите, что заданный уровень входного сигнала сброса является активным-высоким. Например, следующий фрагмент кода проверяет, reset активен до заполнения delay_pipeline зарегистрироваться:

Delay_Pipeline_Process : PROCESS (clk, reset)
BEGIN
  IF reset = '1' THEN
    delay_pipeline(0 TO 50) <= (OTHERS => (OTHERS => '0'));
.
.
.

Active-low

Укажите, что заданный уровень входного сигнала сброса является активным-низким. Например, следующий фрагмент кода проверяет, reset активен низко перед заполнением delay_pipeline зарегистрироваться:

Delay_Pipeline_Process : PROCESS (clk, reset)
BEGIN
  IF reset = '0' THEN
    delay_pipeline(0 TO 50) <= (OTHERS => (OTHERS => '0'));
.
.
.

Зависимость

При вводе высокого логического значения во входной порт Reset для сброса регистров в конструкции установите для параметра Reset asserted level значение Active-high. при вводе низкого логического значения во входной порт Reset для сброса регистров в конструкции установите для параметра Reset asserted level значение Active-low.

Информация командной строки

Свойство: ResetAssertedLevel

Текст: символьный вектор

Значение: 'active-high' | 'active-low'

По умолчанию: 'active-high'

Например, можно указать это свойство при создании кода HDL для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.

Использовать hdlset_param для установки параметра в модели. Затем создайте код HDL с помощью makehdl.
```
hdlset_param('sfir_fixed','ResetAssertedLevel','active-high')
makehdl('sfir_fixed/symmetric_fir')
```
Передать свойство в качестве аргумента makehdl функция.
```
makehdl('sfir_fixed/symmetric_fir','ResetAssertedLevel','active-high')
```

См. также

Сброс входного порта

Введите имя входного порта сброса в сгенерированном коде HDL.

Настройки

По умолчанию: reset

Введите символьный вектор для имени входного порта сброса в сгенерированном коде HDL.

Например, если переопределить значение по умолчанию с помощью 'chip_reset' для генерирующей системы myfilter, созданное объявление сущности может выглядеть следующим образом:

ENTITY myfilter IS
   PORT( clk             :  IN  std_logic;
         clk_enable      :  IN  std_logic;
         chip_reset      :  IN  std_logic;
         myfilter_in     :  IN  std_logic_vector (15 DOWNTO 0); 
         myfilter_out    :  OUT std_logic_vector (15 DOWNTO 0); 
         );
END myfilter;

Если указано зарезервированное слово VHDL ® или ^Verilog ®, генератор кода добавляет зарезервированную строку постфикса слова для формирования действительного идентификатора VHDL или Verilog. Например, если указать зарезервированное словоsignal, результирующая строка имени будет signal_rsvd.

Зависимость

Если для параметра Reset asserted level задано значение active-high, входной сигнал reset устанавливается как active-high. Чтобы сбросить регистры в объекте, входное значение входного порта сброса должно быть высоким. Если для параметра Reset asserted level задано значение active-low, входной сигнал reset устанавливается как active-low. Чтобы сбросить регистры в объекте, входное значение входного порта сброса должно быть низким.

Информация командной строки

Свойство: ResetInputPort

Текст: символьный вектор

Значение: Допустимый идентификатор на целевом языке

По умолчанию: 'reset'

Передать свойство в качестве аргумента makehdl функция.
```
makehdl('sfir_fixed/symmetric_fir', ... 
        'ResetInputPort','rstx')
```
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdl.
```
hdlset_param('sfir_fixed','ResetInputPort','rstx')
makehdl('sfir_fixed/symmetric_fir')
```

Документация