На этой странице описываются параметры конфигурации, которые находятся в меню «Создание кода HDL» > «Сценарии инструмента EDA» > вкладка «Сценарий моделирования» диалогового окна «Параметры конфигурации».
Укажите постфикс для добавления к имени DUT или тестового стенда, чтобы сформировать имя файла сценария моделирования.
По умолчанию:
_sim.do
Например, если имя тестируемого устройства или испытательного стенда my_design, HDL Coder™ добавляет постфикс _sim.do для формирования имени my_design_sim.do.
Свойство:
HDLSimFilePostfix |
| Текст: символьный вектор |
По умолчанию:
'_sim.do' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.
Имя формата передано fprintf для записи раздела инициализации сценария моделирования.
По умолчанию: Значение по умолчанию:
['onbreak resume\nonerror resume\n']
Init на этапе сценария выполняются необходимые действия по настройке, такие как создание библиотеки проекта или файла проекта.
Свойство:
HDLSimInit |
| Текст: символьный вектор |
По умолчанию:
['onbreak resume\nonerror resume\n']
|
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.
Имя формата передано fprintf для записи команды моделирования.
По умолчанию:
vsim -voptargs=+acc %s.%s\n
Первый неявный аргумент, %s, - имя библиотеки. Вторым неявным аргументом является имя модуля или сущности верхнего уровня. Если целевым языком является VHDL ®, имя библиотеки является значением имени библиотеки VHDL. Если целевым языком является Verilog ®, имя библиотеки: 'work' и не может быть изменен.
При компиляции конструкции фильтра с кодом из других библиотек обновите имя библиотеки VHDL, чтобы избежать конфликтов имен библиотек.
Примечание
До R2020b команда моделирования по умолчанию была vsim -novopt %s.%s\n. Mentor Graphics ® ModelSim ® версии до 10.7 поддерживают прежний синтаксис. Если используется более поздняя версия Mentor Graphics ModelSim, используйте vsim -voptargs=+acc %s.%s\n синтаксис.
Свойство:
HDLSimCmd |
| Текст: символьный вектор |
По умолчанию:
'vsim -novopt %s.%s\n' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.
Укажите команду просмотра формы сигнала, записанную в сценарий моделирования.
По умолчанию:
add wave sim:%s\n
Неявный аргумент% s добавляет пути сигналов для входных, выходных и выходных опорных сигналов верхнего уровня DUT.
Свойство:
HDLSimViewWaveCmd |
| Текст: символьный вектор |
По умолчанию:
'add wave sim:%s\n' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.
Имя формата передано fprintf для записи части завершения сценария моделирования.
По умолчанию:
run -all\n
Фаза завершения (Term) - заключительная фаза выполнения сценария. Одним из применений этой фазы является выполнение моделирования кода HDL, который был скомпилирован в Cmd фаза. Term фаза не принимает аргументов.
Свойство:
HDLSimTerm |
| Текст: символьный вектор |
По умолчанию:
'run -all\n' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.
Укажите флаги симулятора для применения к созданным сценариям компиляции.
По умолчанию:
'' (без флагов симулятора)
Укажите флаги симулятора для применения к созданным сценариям компиляции в качестве символьного вектора. Флаги симулятора зависят от приложения и используемого симулятора. Например, если необходимо использовать компилятор VHDL 1076-1993, укажите флаг -93.
Флаги, заданные с помощью этой опции, добавляются к команде компиляции в созданных сценариях компиляции. Команда моделирования определяется параметром HDLCompileVHDLCmd или HDLCompileVerilogCmd свойства.
Свойство:
SimulatorFlags |
| Текст: символьный вектор |
По умолчанию:
'' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.