Можно создать HDL Testbench для привязки подсистемы или модели, указанной в модели Simulink ®. Кодер создает тестовый стенд HDL, выполняя симуляцию Simulink для сбора входных векторов и ожидаемых выходных данных для DUT.
HDL Coder™ записывает стимулирующие и справочные данные DUT из моделирования MATLAB ® или Simulink в файлы данных (.dat).
Во время моделирования ЛПВП испытательный стенд ЛПВП считывает сохраненный стимул из .dat файлы. Тестовый стенд сравнивает фактические выходные данные DUT с ожидаемыми выходными данными, которые также сохраняются в файлах .dat. После создания кода в окне сообщений отображаются ссылки на файлы данных тестового стенда.
Опорные данные задерживаются на один тактовый цикл в средстве просмотра формы сигнала по сравнению с генерацией тестового стенда по умолчанию из-за задержки считывания данных из файлов.
Кодер сохраняет стимулирующие и опорные данные для каждого входа и выхода DUT в отдельном файле данных стенда (.dat), за следующими исключениями:
Для действительной и мнимой частей сложных данных генерируются два файла.
Входные данные константы DUT записываются на стенд в виде констант.
Векторные входные или выходные данные сохраняются как один файл.
Если на входах и выходах DUT имеются двойные, одиночные или перечислимые типы данных, данные моделирования генерируются в виде констант в коде тестового стенда вместо записи данных моделирования в файлы.
Вместо использования файла ввода-вывода в коде тестового стенда можно создать стимул тестового стенда и ссылочные данные в виде констант. Для моделирования длинного испытательного стенда, использующего константы, требуется больше памяти, чем для испытательного стенда, использующего файловый ввод-вывод.
Если входные или выходные данные DUT используют типы данных, которые не поддерживаются для файловых операций ввода-вывода, стенд тестирования автоматически генерирует данные в виде констант. Дополнительные сведения см. в разделе Ограничения типов данных испытательного стенда.
Для создания тестового стенда с использованием констант:
В окне «Создание кода HDL» > «Настройка параметров генерации кода» > «Настройка параметров тестирования» снимите флажок «Использовать файловый ввод-вывод для чтения/записи данных тестового стенда» и нажмите кнопку «Применить».
В окне «Создание кода HDL» > «Создание кода RTL» и «Тестирование» выберите «Создание тестового инструментария RTL» и нажмите «Применить».
Чтобы создать тестовый стенд, использующий константы, используйте UseFileIOInTestBench параметр с makehdltb.
Например, чтобы создать тестовый стенд Verilog ® с использованием констант для подсистемы DUT ,sfir_fixed/symmetric_fir, введите:
makehdltb('sfir_fixed/symmetric_fir','TargetLanguage','Verilog',... 'UseFileIOInTestBench','off');