Создание испытательного стенда UVM на основе модели Simulink
uvmbuild( генерирует верхний модуль SystemVerilog, который включает тестовый стенд универсальной методики проверки (UVM) и тестируемый поведенческий дизайн (DUT). Испытательный стенд UVM включает последовательность, табло, мониторы и водителей. dut,sequence,scoreboard)uvmbuild карты функций:
Подсистема Simulink ® DUT к сгенерированному поведенческому DUT SystemVerilog DPI
Подсистема последовательности Simulink в блок последовательности UVM
Подсистема табло Simulink для UVM-табло
uvmbuild(___, указывает параметры, использующие один или несколько аргументов пары имя-значение в дополнение к входным аргументам в предыдущем синтаксисе. Например, Name,Value)'Driver','mySLTopModule/myDriver' генерирует драйвер UVM из подсистемы Simulink, указанной как 'mySLTopModule/myDriver'.
Структура модели Simulink
В этом примере используется модель Simulink ®, включающая эти три подсистемы.
Подсистема последовательности, которая генерирует стимул для DUT.
Подсистема DUT, представляющая ваш дизайн HDL.
Подсистема табло, которая собирает выходные данные и проверяет их. В этом примере DUT является простым блоком задержки.
open_system('hdlv_uvmbuild');
Создание испытательного стенда UVM
Создайте тестовый стенд UVM из этой модели Simulink, указав пути к подсистемам DUT, последовательности и табло.
uvmbuild('hdlv_uvmbuild/DUT','hdlv_uvmbuild/Sequence','hdlv_uvmbuild/Scoreboard');
Наблюдение за сформированными выходными данными
uvmbuild функция создает каталог с именем hdlv_uvmbuild_uvmbuild содержащий uvm_testbench каталог. uvm_testbench каталог включает эти подкаталоги.
top содержит верхний модуль SystemVerilog и сгенерированные сценарии для выполнения в среде моделирования HDL.
DPI_dut содержит поведенческий DUT SystemVerilog-DPI.
sequence содержит сгенерированный тип транзакции последовательности и UVM-секвенсор, который перемещает транзакцию в DUT.
scoreboard содержит созданное UVM-табло.
uvm_artifacts содержит компоненты UVM, такие как мониторы, драйверы и агенты, необходимые для среды UVM.
Запустить созданный испытательный стенд UVM
Запустите программу Modelsim ® или Questasim в режиме графического интерфейса пользователя.
В имитаторе HDL перейдите в верхний каталог: cd hdlv_uvmbuild_uvmbuild\uvm_testbench\top\
В имитаторе ЛПВП введите следующую команду для запуска моделирования: do run_tb_mq.do