Exponenta Banner
exponenta event banner

Создание UVM

Создание UVM-компонентов из подсистем Simulink ®

Создание тестовых компонентов универсальной методики проверки (UVM) и тестируемой поведенческой конструкции (DUT) из модели Simulink. Созданные компоненты можно использовать двумя способами.

  • Создание модели UVM с тестовым стендом и поведенческой (DUT). Используйте созданный верхний модуль UVM в качестве тестовой среды и замените созданный поведенческий DUT собственной имитационной моделью.

  • Создайте тестовые компоненты UVM и интегрируйте их в существующую среду UVM.

Для этой функции требуется Simulink Coder™.

Функции

uvmbuildСоздание испытательного стенда UVM на основе модели Simulink

Объекты

uvmcodegen.uvmconfigОбъект конфигурации UVM

Темы

Обзор создания компонентов UVM

Создание универсальной методики проверки (UVM) на основе модели Simulink.

Настройка созданного кода UVM

Настройка баннеров файлов и шкалы времени моделирования HDL при создании тестового стенда UVM.

Создание утверждений SystemVerilog и функционального покрытия

Создать немедленные утверждения SystemVerilog из verify операторы и блоки проверки модели, а также сбор информации о функциональном покрытии (требуется лицензия Simulink Test™).

Использование настраиваемых параметров для обобщения моделирования UVM

Создание параметров UVM на основе настраиваемых параметров Simulink.

Настраиваемые параметры в подсистеме последовательности

Создание параметров случайных ограничений в последовательности UVM из настраиваемых параметров Simulink.

Настраиваемые параметры в подсистеме табло

Создание параметров случайных ограничений в UVM-табло на основе настраиваемых параметров Simulink.

Характерные примеры

Generate Parameterized UVM Test Bench from Simulink

Создание параметризованного испытательного стенда UVM из Simulink

Разработка проекта и испытательного стенда в Simulink ® и создание эквивалентного моделирования для среды универсальной методики проверки (UVM) с использованиемuvmbuild. В соответствующих примерах показано, как расширить тестовый стенд для уточнения проверки с помощью драйверов для конкретных протоколов, ограниченных случайных последовательностей и параметризованных табло.

Открыть пример
Replace Behavioral DUT with AXI-Based RTL DUT in UVM Test Bench

Замена поведенческого DUT на RTL DUT на основе AXI в тестовом стенде UVM

Переход от простого поведенческого интерфейса DUT к интерфейсу RTL DUT, использующему протоколы шины AXI Lite и AXI Stream. Несколько компонентов UVM должны быть изменены, например, драйвер и монитор, но исходная структура стенда и компоненты последовательности и табло могут быть использованы повторно без изменений.

Открыть модель
Add Random Constraints to Sequences in UVM Test Bench

Добавление случайных ограничений к последовательностям на испытательном стенде UVM

Добавить ограниченную выборочную проверку в тестовый стенд универсальной методики проверки (UVM), созданный на основе Simulink ®. Как параметры Simulink, так и входные порты для генерации стимула приводят к случайным элементам данных класса последовательности в тестовом стенде UVM. Используя стандартное наследование класса UVM и заводские переопределения, инженер по проверке конструкции может добавлять новые и ценные ограниченные случайные тестовые оболочки в свой набор тестов UVM.

Открыть сценарий
Change Parameters of Scoreboard in UVM Test Bench

Изменение параметров табло на испытательном стенде UVM

Управление параметрами средства проверки отклика на испытательном стенде UVM, созданном на основе Simulink ®. Такая параметризация помогает инженеру по проверке проекта повторно использовать табло при различных сценариях тестирования. Параметры simulink для проверки приведут к объекту конфигурации, значения которого могут быть заданы в производном классе теста (рандомизированном или нет) или непосредственно через командную строку плюс arg.

Открыть модель
Include Driver and Monitor in UVM Test Bench

Включить драйвер и монитор в испытательный стенд UVM

Использует функцию uvmbuild для создания испытательного стенда универсальной методики верификации (UVM), который включает драйвер UVM и монитор с испытательного стенда Simulink ®.

Открыть сценарий в реальном времени

Документация по верификатору HDL

Поддержка