Реализация базового АЦП с использованием блока удержания нулевого порядка в качестве дискретизатора. Этот простой АЦП выделяет некоторые из типичных нарушений, введенных в аналого-цифровых преобразователях, таких как дрожание апертуры, нелинейность, квантование и насыщенность. В этом примере показано, как измерить влияние таких нарушений с помощью блока Spectrum Analyzer и блока ADC AC Measurement из Blockset™ смешанного сигнала. Для лучшего приближения к реальной производительности можно индивидуально включить в модели нарушения.

12-битовый регистр последовательного приближения (SAR) АЦП с моделью ЦАП на уровне каналов.

Моделирование 6-разрядного ADC поддиапазона с конвейерированием и исправлением ошибок на втором этапе.

Эта чередующаяся модель ADC подчеркивает некоторые типичные нарушения, вносимые преобразователями данных, и их влияние на большую систему.

Проектирование АЦП SAR с использованием эталонной архитектуры и проверка АЦП с использованием ADC Testbench.

Моделирование 5-битовой интерполяционной DAC избыточной дискретизации (с делителем тактового сигнала PLL?).

Проектирование и оценка сегментированного DAC с использованием эталонной архитектуры и проверка DAC с помощью DAC Testbench. В этом примере используется таблица AD9775. Это коммерческий готовый 14-битный DAC от аналоговых устройств.