Exponenta Banner
exponenta event banner

Циклы фазовой синхронизации

Проектирование и моделирование аналоговых систем ФАПЧ

Проектирование системы ФАПЧ, начиная с базовых базовых блоков или семейства эталонных архитектур. Моделирование и анализ системы PLL для проверки ключевых показателей производительности до тех пор, пока они не будут соответствовать спецификациям системы.

Сначала можно указать спецификации и недостатки каждого фундаментного блока и связать блоки с моделями различных архитектурных моделей PLL (подход снизу вверх). Кроме того, можно начать с полных моделей типичных архитектур PLL на уровне системы и настроить эти модели до соответствия системным спецификациям (подход «сверху вниз»).

Используйте измерения и испытания в течение всего процесса проектирования для проверки спецификаций блоков и всей системы при наличии дефектов.

Блоки

развернуть все

Зарядный насосВывод тока, пропорционального разности рабочих циклов между двумя входными портами
Фильтр контуровМодель пассивного петлевого фильтра второго, третьего или четвертого порядка
PFDДетектор фазы/частоты, сравнивающий фазу и частоту между двумя сигналами
VCOМодельный генератор, управляемый напряжением
Кольцевой осциллятор ГУНМодель кольцевого генератора ГУН
Один модуль PrescalerДелитель целочисленных тактовых импульсов, делящий частоту входного сигнала
Двухмодульный прескалерЦелочисленный делитель тактового сигнала с двумя коэффициентами делителя
Дробный разделитель часов с накопителемДелитель тактового сигнала, делящий частоту входного сигнала на дробное число
Разделитель дробных синхросигналов с DSMДробный делитель тактового сигнала на основе модулятора Дельта Сигма
Дробная N-ФАПЧ с аккумуляторомСинтезатор частоты с дробной N-PLL архитектурой на основе аккумулятора
Дробная N PLL с модулятором дельта-сигмаСинтезатор частоты с дельта-сигма модулятором на основе дробной N архитектуры ФАПЧ
Целое число N PLL с двойным модулем PrescalerСинтезатор частоты с двойным модулем prescaler на основе целочисленной N PLL архитектуры
Целое число N PLL с одним модулем PrescalerСинтезатор частот с архитектурой N PLL, основанной на целочисленном prescaler одного модуля

Темы

Проектирование и оценка простой модели PLL

В этом примере показано, как сконструировать простую систему фазовой автоподстройки частоты (ФАПЧ) с использованием эталонной архитектуры и проверить ее правильность с помощью PLL Testbench.

Характерные примеры

PLL Design and Verification Using Data Sheet Specifications

Проектирование и проверка ПЛЛ с использованием технических данных

Используйте Blockset™ смешанного сигнала для моделирования коммерческой готовой целочисленной N-фазовой автоподстройки частоты (PLL) с двухмодульным прескалером, работающим около 4 ГГц. Можно проверить рабочие характеристики PLL, включая фазовый шум.

Открыть сценарий
Phase Noise at PLL Output

Фазовый шум на выходе PLL

Спрогнозировать фазовый шум на выходе контура фазовой автоподстройки частоты (ФАПЧ), смоделировать ФАПЧ с использованием тестовой схемы ФАПЧ и сравнить результаты моделирования с теоретическими прогнозами.

Открыть сценарий
Tune Phase-Locked Loop Using Loop-Shaping Design

Настройка фазовой автоподстройки с использованием конструкции формирования контура

Настройте компоненты пассивного фильтра контура для улучшения полосы пропускания контура системы фазовой автоподстройки частоты (ФАПЧ). Для получения требуемой частотной характеристики контура в этом примере вычисляются параметры фильтра контура с использованием методов настройки фиксированной структуры, предусмотренных в программном обеспечении Toolbox™ системы управления. Система ФАПЧ моделируется с использованием блока эталонной архитектуры из библиотеки Blockset™ смешанных сигналов.

Открыть сценарий в реальном времени
Digital Phase Locked Loop

Цифровой фазовый контур автоподстройки частоты

Моделирование цифровой фазовой автоподстройки частоты с использованием Blockset™ смешанного сигнала. В цифровой системе фазовой автоподстройки частоты детектирование фазы выполняется преобразователем времени в цифровое (TDC), фильтрация контура выполняется цифровым фильтром, а генератор является генератором с цифровым управлением (DCO). Этот пример демонстрирует поведенческую модель TDC, использование BiquadFilter из DSP Systen Toolbox™ в качестве фильтра цифрового шлейфа и использование VCO и DAC из блока смешанного сигнала для моделирования DCO.

Открыть сценарий

Документация по блокировкам смешанного сигнала

Поддержка