Если в Simulink ® существует модель, подсистема или вложенная диаграмма, настройте части конструкции для анализа Verifier™ Simulink Design. Используйте восходящий подход, анализируя сначала меньшие компоненты, для получения наилучших результатов с большой или сложной моделью. Если процесс конструирования только начинается, см. раздел Рекомендации по конструированию.
sldvcompat | Проверка совместимости модели с анализом |
sldvextract | Извлечение содержимого подсистемы или вложенной диаграммы в новую модель для анализа |
sldvisactive | Проверка обновления блок-схемы |
Базовый рабочий процесс для Simulink Design Verifier
Обзор основного рабочего процесса Simulink Design Verifier.
Описывает, как проверить совместимость модели с Simulink Design Verifier.
Обработка несовместимости с автоматическим блокированием
Как использовать автоматическую стопорение.
Извлечение подсистем для анализа
Объясняет, как извлекаются подсистемы и атомарные подчасти для индивидуального анализа.
Создание тестовых примеров для подсистемы
Анализ отдельной подсистемы.
Анализ атомарного подшарника потока состояний
Анализ атомарного подграфика с помощью программного обеспечения Simulink Design Verifier.
Анализ простого примера модели с помощью Simulink Design Verifier.
Описывает методы анализа большой модели.
Конфигурирование S-функции для генерации тестового примера
В этом примере показано, как скомпилировать S-функцию, чтобы она была совместима с Simulink ® Design Verifier™ для создания тестового примера .
Восходящий подход к анализу модели
Объясняет преимущества анализа модели, начиная с низкоуровневых элементов.
Укажите параметры анализа и настройте выходные данные Simulink Design Verifier.
Параметры Simulink Design Verifier
Обзор опций Simulink Design Verifier в диалоговом окне Параметры конфигурации (Configuration Parameters).
Библиотека блоков Simulink Design Verifier
Доступ к библиотеке блоков Simulink Design Verifier.
Ограничения поддержки функций программного обеспечения Simulink
Список программных функций Simulink, не поддерживаемых программой Simulink Design Verifier.
Поддерживаемые и неподдерживаемые блоки Simulink в программе Simulink Design Verifier
Список блоков Simulink, которые поддерживает и не поддерживает программа Simulink Design Verifier.
Ограничения поддержки блоков модели
Simulink Design Verifier поддерживает блок модели с некоторыми ограничениями.
Ограничения поддержки функций ПО Stateflow
Список функций ПО Stateflow ®, которые не поддерживаются ПО Simulink Design Verifier и Fixed-Point Designer™.
Ограничения поддержки MATLAB для генерации кода
Список ограничений, связанных с поддержкой программного обеспечения Simulink Design Verifier для MATLAB ® при создании кода.
Ограничения и соображения по поддержке S-функций и кода C/C + +
Описание ограничений и соображений S-функций и сгенерированного кода в Simulink Design Verifier.