Глубокое обучение по решению FPGA и рабочим процессам
Рисунок иллюстрирует MATLAB® решение для реализации глубокого обучения на FPGA.
Решение FPGA для глубокого обучения предоставляет решение «конец в конец», которое позволяет вам оценивать, компилировать, профилировать и отлаживать пользовательскую предварительно обученную сеть серии. Можно также сгенерировать пользовательский процессор глубокого обучения IP. Оценщик используется для оценки эффективности среды глубокого обучения с точки зрения скорости. Компилятор преобразует предварительно обученные нейронные сети для глубокого обучения для текущего приложения для его развертывания на предполагаемых целевых платах FPGA.
Для получения дополнительной информации об IP-процессоре глубокого обучения смотрите Deep Learning Processor IP Core.
Преимущества FPGA
ПЛИС обеспечивают такие преимущества, как:
Высокая эффективность
Гибкое взаимодействие
Параллелизм данных
Моделируйте параллелизм
Параллелизм трубопровода
Глубокое обучение по рабочим процессам FPGA
Чтобы запустить определенное Глубокое Обучение по задачам FPGA, смотрите информацию, перечисленную в этой таблице.
| Задача | Рабочий процесс |
| Запустите предварительно обученную последовательную сеть на целевой плате FPGA. | Нейронные сети для глубокого обучения прототипов на FPGA и SoCs Рабочего процесса |
| Получите эффективность предварительно обученной последовательной сети для предварительно сконфигурированного процессора глубокого обучения. | Оценка Эффективности Нейронной сети для глубокого обучения |
| Настройте процессор глубокого обучения, чтобы соответствовать ограничениям области. | Оценка использования ресурсов для пользовательских Строений процессора |
| Сгенерируйте пользовательский процессор глубокого обучения для FPGA. | Сгенерируйте пользовательский битовый поток |
| Узнайте о преимуществах квантования предварительно обученных последовательных сетей. | Квантование глубоких нейронных сетей |
| Сравните точность квантованных предварительно обученных последовательных сетей с одной предварительно обученной последовательной сетью типа данных. | Валидация |
| Запустите квантованную предварительно обученную последовательную сеть на целевой плате FPGA. | Генерация кода |