not, ~

Найти логический НЕ

Синтаксис

Описание

пример

~A возвращает логический массив того же размера, что и A. Массив содержит логические 1 (true) значения где A является нулем и логическим 0 (false) значения где A является ненулевым.

not(A) является альтернативным способом выполнения ~A, но редко используется. Это позволяет выполнить перегрузку оператора для классов.

Примеры

свернуть все

Создайте матрицу тождеств 3 на 3.

A = eye(3)
A = 3×3

     1     0     0
     0     1     0
     0     0     1

Найдите логическое отрицание A. Новая матрица имеет тип logical.

B = ~A
B = 3x3 logical array

   0   1   1
   1   0   1
   1   1   0

Выполните код на основе условия, использующего логический оператор не в контексте if цикл.

Создайте логическую переменную A.

A = false;

Использование A чтобы записать блок кода if/else. Перенос блока if/else в for цикл так, чтобы он выполнялся четыре раза.

for k = 1:4
    if ~A
        disp('IF block')
        A = true;
    else
        disp('ELSE block')
    end
end
IF block
ELSE block
ELSE block
ELSE block

На первой итерации A является false, так что if блок выполняется с ~A является true. Однако if блок также изменяет значение A на true. В остальных итерациях ~A является false и else выполнение блока.

Входные параметры

свернуть все

Входной массив, заданный как числовой скаляр, вектор, матрица или многомерный массив.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | logical | char
Поддержка комплексного числа: Да

Совет

  • Вы также можете использовать ~ символ как выходной аргумент заполнителя в вызове функции. Для примера, [~,i] = max(A) подавляет первый выход max function, возвращая только индексы максимальных значений. Для получения дополнительной информации см. «Игнорирование входных параметров в определениях функций».

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ MATLAB ®

.

Генерация кода GPU
Сгенерируйте код CUDA ® для графических процессоров NVIDIA ® с помощью GPU Coder™

.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Представлено до R2006a
Для просмотра документации необходимо авторизоваться на сайте