Целочисленный делитель часов с двумя коэффициентами деления
Blockset смешанного сигнала/PLL/Building блоки
Блок Dual Modulus Prescaler подсистемы состоит из счетчика программы, счетчика проглатывания и прескалера.
Когда блок впервые принимает входной сигнал, активируется импульсная функция проглатывания. Прескалер делит частоту входного сигнала на (N + 1), где N определяется параметром Prescaler divider value (N). И счетчики программы, и счетчики проглатывания начинают подсчет. Счетчик проглатывания сбрасывается после подсчета на S импульсов или (N + 1) S циклов, где S определяется параметром Swallow counter value (S). Затем импульсная функция глотания деактивируется, и прескалер делит частоту входа на N.
Поскольку счетчик программы уже измерил S импульсов, он требует (P - S) больше импульсов, или (P - S) N циклов, чтобы достичь переполнения, где P определяется параметром Program counter value (P). Цикл повторяется после сброса обоих счетчиков.
Эффективное значение делителя прескалера двойного модуля является отношением частоты входа к частоте выхода:
Примечание
Чтобы предотвратить преждевременный сброс счетчика программы и прескалера перед подсчетом счетчика проглатывания, условие должно быть выполнено.
Прескалер двойного модуля также известен как импульсный делитель глотания.
[1] Разави, Бехзад. Микроэлектроника РФ. Upper Saddle River, NJ: Prentice Hall PTR, 1998.
Fractional Clock Divider with Accumulator | Fractional Clock Divider with DSM | PFD | Single Modulus Prescaler | VCO