Детектор фазы/частоты, который сравнивает фазу и частоту между двумя сигналами
Blockset смешанного сигнала/PLL/Building блоки
Блок PFD производит два выходных импульса, которые различаются по коэффициенту заполнения. Значение различия в коэффициенте заполнения пропорционально различию фазы между входными сигналами. В схемах синтезатора частот, таких как циклы фазовой автоподстройки (ФАП), блок PFD сравнивает фазу и частоту между опорным сигналом и сигналом, сгенерированным блоком VCO, и определяет фазовую ошибку.
reference - Опорная частотаInput port, который передает ссылке частоту, чтобы определить фазу ошибку.
Типы данных: double
feedback - Частота обратной связиВыходной порт, который передает частоту обратной связи, чтобы определить ошибку фазы. В системе ФАП выход VCO подается назад через feedback порт на PFD после прохождения через делитель синхроимпульса.
Типы данных: double
up - Передает ссылку частотыВыход порт, который передает ссылке частоту в Charge Pump, чтобы преобразовать фазу ошибку в токовую. Различие коэффициента заполнения сигналов в up и down портах пропорционально различию фазы между сигналами в reference и feedback портах.
Типы данных: double
down - Передает частоту обратной связиВыход порт, который передает частоту обратной связи в Charge Pump, чтобы преобразовать фазу ошибку в токовую. Различие коэффициента заполнения сигналов в up и down портах пропорционально различию фазы между сигналами в reference и feedback портах.
Типы данных: double
Deadband compensation (s) - Задержка добавлена для активного выхода около нулевого смещения фазы30e-12 (по умолчанию) | положительный действительный скалярЗадержка, добавленная для активного выхода около нулевого смещения фазы, задается как положительный действительный скаляр в секундах. Deadband - эта полоса смещения фазы около нулевого смещения фазы, для которого выход PFD незначителен.
Использовать get_param(gcb,'DeadbandCompensation') чтобы просмотреть текущее значение Deadband compensation.
Использовать set_param(gcb,'DeadbandCompensation',value) для задания up Rise/fall time определенного значения.
Типы данных: double
Enable increased buffer size - Включить увеличенный buffer sizeВыберите, чтобы включить увеличение buffer size во время симуляции. Это увеличивает buffer size блоков Variable Pulse Delay, Logic Decision и Slew Rate внутри блока PFD. По умолчанию эта опция отменена.
Buffer size - Количество выборок входной буферизации, доступной во время симуляции10 (по умолчанию) | положительный целочисленный скалярКоличество выборок входной буферизации, доступных во время симуляции, заданное как положительный целочисленный скаляр. Это устанавливает buffer size блоков Variable Pulse Delay, Logic Decision и Slew Rate внутри блока PFD.
Выбор другого решателя симуляции или стратегий дискретизации может изменить количество входных выборок, необходимых для получения точной выходной выборки. Установите Buffer size на достаточно большое значение, чтобы входной буфер содержал все необходимые входные выборки.
Этот параметр доступен только Enable increased buffer size когда опция выбрана на вкладке Configuration.
Использовать get_param(gcb,'NBuffer') чтобы просмотреть текущее значение Buffer size.
Использовать set_param(gcb,'NBuffer',value) для задания Buffer size определенного значения.
Типы данных: double
Enable impairments - Добавьте искажения цепи к симуляцииВыберите, чтобы добавить искажения схемы, такие как время подъема/падения и задержка распространения к симуляции. По умолчанию эта опция выбрана.
Output step size calculation - Определите, как вычисляется размер выходного шагаDefault (по умолчанию) | AdvancedОпределите, как вычисляется размер выходного шага:
Выберите Default для вычисления размера выходного шага от времени подъема/падения. Размер выходного шага (É T) задается как .
Выберите Advanced вычислить выход размер шага от максимальной интересующей частоты. Размер выходного шага (É T) задается как .
Чтобы включить этот параметр, выберите Enable Impairments на вкладке Impairments.
Maximum frequency of interest (Hz) - Максимальная частота интереса на выходе10e9 (по умолчанию) | положительный действительный скалярМаксимальная частота интереса на выходе, заданная как положительный действительный скаляр в Гц.
Чтобы включить этот параметр, выберите Enable Impairments на вкладке Impairments и выберите Advanced для Output step size calculation.
Использовать get_param(gcb,'MaxFreqInterest') чтобы просмотреть текущее значение Maximum frequency of interest (Hz).
Использовать set_param(gcb,'MaxFreqInterest',value) для задания Maximum frequency of interest (Hz) определенного значения.
Типы данных: double
Rise/fall time (s) - 20% - время нарастания/падения 80% для выходного порта PFD вверх3e-11 (по умолчанию) | положительный действительный скаляр20% - 80% время нарастания/падения для выходного порта вверх PFD, заданное как положительный действительный скаляр в секундах.
Чтобы включить этот параметр, выберите Enable Impairments на вкладке Impairments.
Использовать get_param(gcb,'RiseFallTime') чтобы просмотреть текущее значение Rise/fall time (s).
Использовать set_param(gcb,'RiseFallTime',value) для задания Impairments определенного значения.
Типы данных: double
Propagation Delay (s) - Задержка от входного порта до выходного порта PFD50e-12 (по умолчанию) | положительный действительный скалярЗадержка от входа порта до выходного порта PFD, заданная как положительный действительный скаляр в секундах.
Чтобы включить этот параметр, выберите Enable Impairments на вкладке Impairments.
Использовать get_param(gcb,'PropDelay') чтобы просмотреть текущее значение Propagation Delay (s).
Использовать set_param(gcb,'PropDelay',value) для задания Propagation Delay (s) определенного значения.
Типы данных: double
PFD состоит из двух D-триггеров в строении master-slave. В качестве триггера выступают сигналы ссылки и обратной связи, принятые в соответствующих портах. Выходы двух триггеров проходят через затвор NAND, который действует как сигнал сброса. Задержка импульса вводится после затвора NAND, используя Variable Pulse Delay блок, чтобы компенсировать тупиковую полосу.
Искажения содержатся в вариантных подсистемах и активируются при включении искажений. Подсистема обесценения использовала Slew Rate блок, чтобы реализовать время нарастания/падения и задержку распространения.
[1] Банерджи, Дин. Эффективность, симуляция и проект ФАПЛ. Индианаполис, IN: Dog Ear Publishing, 2006.
Charge Pump | Dual Modulus Prescaler | Fractional Clock Divider with Accumulator | Fractional Clock Divider with DSM | Single Modulus Prescaler
1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.
2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.
3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.
4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.
5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.