Unit Delay Enabled Resettable (Obsolete)

Сигнал задержки на один период дискретизации, если внешний сигнал включения включен, с внешним логическим сбросом

Совместимость

Примечание

Блок Unit Delay Enabled Resettable не рекомендуется. Этот блок был удален из дискретной библиотеки в R2016b. В новых моделях используйте блок Delay (с параметрами, установленными соответствующим образом). Существующие модели, содержащие блок Unit Delay Enabled Resettable, продолжают работать для обратной совместимости.

  • Unit Delay Enabled Resettable (Obsolete) block

Библиотека

Дополнительная математика и  дискретная/дополнительная дискретная (до R2016b)

Описание

Блок Unit Delay Enabled Resettable объединяет функции блоков Unit Delay Enabled (Obsolete) и Unit Delay Resettable (Obsolete).

Блок может сбросить свое состояние на основе внешнего сигнала сброса R. Когда сигнал включения E включен и сигнал сброса R является ложным, блок выводит входной сигнал, задержанный на один период дискретизации.

Когда сигнал включения E включен и сигнал сброса R true, блок сбрасывает текущее состояние и его выход на Initial condition.

Когда сигнал включения отключен, блок отключен, и состояние и выход не изменяются, кроме сбросов. Сигнал включения включен, когда E не 0, и выключено, когда E равен 0.

Вы задаете время между выборками с параметром Sample time. Настройка -1 означает, что блок наследует Sample time.

Поддержка типа данных

Блок Unit Delay Enabled Resetable принимает сигналы следующих типов данных:

  • Плавающая точка

  • Встроенное целое число

  • Фиксированная точка

  • Булев

  • Перечисленный

У выход есть совпадающий тип данных как вход u. Для перечисленных сигналов Initial condition должны быть того же типа, что и вход u.

Для получения дополнительной информации смотрите Типы данных, поддерживаемые Simulink в Simulink® документация.

Параметры

Initial condition

Задайте начальный выход симуляции.

Sample time

Задайте временной интервал между выборками. Чтобы наследовать шаг расчета, установите этот параметр равным -1. Для получения дополнительной информации см. раздел «Задание шага расчета» в интерактивной документации.

Особенности

Типы данных

Дважды | единственный | булев | основывают целое число | фиксированная точка | перечисленный

Шаг расчета

Задан в параметре Sample time

Прямое сквозное соединение

Нет, порта входа

Нет, порта включения

Да, порта сброса

Многомерные сигналы

Нет

Сигналы переменного размера

Нет

Обнаружение пересечения нулем

Нет

Генерация кода

Да

Поддержка генерации HDL-кода

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику. Для генерации HDL-кода рекомендуется использовать вместо этого блок Unit Delay Enabled Resettable Synchronous (HDL Coder). Этот блок использует Unit Delay Enabled Resettable с State Control (HDL Coder) блоком для симуляции синхронного оборудования.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

InputPipeline

Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию 0. См. также InputPipeline (HDL Coder).

OutputPipeline

Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию 0. См. также OutputPipeline (HDL Coder).

SoftReset

Задайте on чтобы сгенерировать логику сброса для блока, который более эффективен для синтеза, но не соответствует поведению Simulink. Значение по умолчанию является off. См. SoftReset (HDL Coder).

Представлено до R2006a