Используя SoC- Blockset™, можно реализовать в своей модели упрощенный, потоковый пиксельный протокол. Используйте HDL- Coder™ для генерации IP-ядра HDL с AXI4-Stream Video интерфейсами.
Для отображения AXI4-Stream интерфейса можно использовать протокол потокового пикселя. Видео алгоритмы обрабатывают данные последовательно и генерируют видеоданные как последовательный поток пиксельных данных и управляющих сигналов.
Чтобы сгенерировать IP-ядро с AXI4-Stream Video интерфейсами, в интерфейсе DUT реализуйте следующие сигналы:
Пиксельные данные
Пиксельная шина управления
Pixel Control Bus является шиной, которая имеет следующие сигналы:
hStart
hEnd
vStart
vEnd
valid
Сигналы hStart и hEnd представляют начало активной линии и конец активной линии соответственно. Сигналы vStart и vEnd представляют начало системы координат и конец системы координат.
Вы можете опционально смоделировать сигнал противодавления, Ready, и сопоставить его с интерфейсом AXI4-Stream Video.
Этот рисунок представляет собой изображение 2 на 3 пикселя. Активной областью изображения является прямоугольник с штриховой линией вокруг него и неактивные пиксели, которые окружают его. Пиксели маркируются своими значениями в градациях серого.
Этот рисунок показывает временную схему для сигналов Pixel Data и Pixel Control Bus, которые вы моделируете в интерфейсе DUT.
Сигнал Pixel Data является основным видеосигналом, который передается через интерфейс AXI4-Stream Video. Когда сигнал Pixel Data действителен, утверждается действительный сигнал.
Сигнал hStart становится высоким в начале активных линий. Сигнал hEnd становится высоким в конце активных линий.
Сигнал vStart становится высоким в начале активной системы координат во второй линии. Сигнал vEnd становится высоким в конце активной системы координат в третьей линии.
Этот рисунок показывает временную схему для Пиксельных Данных, Шины Управления Пикселей и сигнала Готовности, который вы моделируете в интерфейсе DUT.
Когда вы сопоставляете порты DUT с AXI4-Stream Video интерфейсом, можно опционально смоделировать сигнал противодавления, Ready, и сопоставить его с AXI4-Stream Video интерфейсом.
В интерфейсе Slave с сигналом Ready можно применить обратное давление. В интерфейсе Master с сигналом Ready можно ответить на задние давления.
Если вы моделируете сигнал Ready в интерфейсах AXI4-Stream Video, ваш интерфейс Master должен отключить его действительный сигнал через один цикл после отключения сигнала Ready.
Если вы не моделируете сигнал Ready, HDL Coder генерирует связанную логику противодавления.
Memory Channel | SoC Bus Creator
