Преобразуйте данные на основе фрейма в поток сэмплирования для цикл
Беспроводные интерфейсы HDL Toolbox/I/O
Блок FIL Frame To Samples выполняет то же преобразование кадра в выборку, что и блок Frame To Samples. Он возвращает выходные данные как векторы всей системы координат выборок. Блок возвращает векторы сигнала управления той же ширины, что и выборочные данные. Эта оптимизация делает более эффективным использование ссылки связи между платой FPGA и вашим Simulink® симуляция при использовании цикл (FIL). Чтобы запустить FPGA-в - цикле, вы должны иметь лицензию HDL- Verifier™.
Когда вы генерируете файл программирования для цели FIL в Simulink, инструмент создает модель, чтобы сравнить симуляцию FIL с вашими проектами Simulink. Для проектов Toolbox™ Wireless HDL, блок FIL в этой модели наследует потоковый интерфейс для сэмплирования, чтобы послать одну выборку за раз в FPGA. Можно изменить автогенерированную модель, чтобы использовать блоки FIL Frame To Samples и FIL Samples To Frame для улучшения полосы пропускания связи с платой FPGA путем отправки по одной системе координат за раз. Для того, как изменить автогенерированную модель, смотрите цикл.
