Downsample

Передискретизируйте вход на более низком уровне путем удаления выборок

Библиотека:
DSP System Toolbox / Операции Сигнала
Поддержка HDL DSP System Toolbox / Операции Сигнала

Описание

Блок Downsample уменьшает частоту дискретизации входа путем удаления выборок. Когда блок выполняет основанную на системе координат обработку, он передискретизирует данные в каждом столбце _Mi-by-N входная матрица независимо. Когда блок выполняет основанную на выборке обработку, он обрабатывает каждый элемент входа как отдельный канал и передискретизирует каждый канал входного массива через время. Передискретизировать уровень является временами K ниже, чем входная частота дискретизации, где K является значением параметра Downsample factor. Блок Downsample передискретизирует вход путем отбрасывания K –1 последовательная выборка после каждой выборки, которая выводится.

Этот блок поддерживает триггируемые подсистемы, когда вы устанавливаете параметр Rate options на Enforce single-rate processing.

Порты

Входной параметр

развернуть все

`Port_1` — Ввод данных
вектор-столбец | матрица | N-D массив

Ввод данных, частота дискретизации которого должна быть уменьшена блоком в виде вектор-столбца или матрицы.

Когда вы устанавливаете параметр Input processing на Elements as channels (sample based), входом может быть N-D массив.

Вывод

развернуть все

`Port_1` — Downsampled выход
вектор-столбец | матрица

Прореженный выход с частотой дискретизации, которая является 1/K временами входная частота дискретизации, возвратился как вектор-столбец или матрица.

Параметры

развернуть все

`Downsample factor, K` — Субдискретизация фактора
2 (значение по умолчанию) | положительное целое число

Целочисленный коэффициент, K, которым можно уменьшить входную частоту дискретизации.

`Sample offset (0 to K-1)` — Демонстрационное смещение
0 (значение по умолчанию) | целое число

Параметр Sample offset задерживает выходные выборки целым числом периодов расчета, D, где 0 ≤ D ≤ (K –1), так, чтобы любой K возможные выходные фазы мог быть выбран. Например, когда вы прореживаете последовательность 1, 2, 3... на коэффициент 4, можно выбрать из четырех фаз.

Введите последовательность	Демонстрационное смещение, D	Выведите последовательность (K = 4)
1,2,3,...	0	1,5,9,13,17,21,25,29,...
1,2,3,...	1	0,2,6,10,14,18,22,26,...
1,2,3,...	2	0,3,7,11,15,19,23,27,...
1,2,3,...	3	0,4,8,12,16,20,24,28,...

Начальный нуль в каждой из последних трех выходных последовательностей в таблице является результатом нулевой установки параметра Initial conditions по умолчанию для этого примера. Смотрите Задержку для получения дополнительной информации о параметре Initial conditions.

`Input processing` — Метод, чтобы обработать вход
`Columns as channels (frame based)` (значение по умолчанию) | `Elements as channels (sample based)`

Задайте метод для входной обработки:

Columns as channels (frame based) – Когда вы устанавливаете параметр Input processing на Columns as channels (frame based), блок обрабатывает каждый из столбцов входа N как отдельный канал, содержащий _Mi последовательные выборки времени. Блок прореживает каждый канал независимо путем отбрасывания K –1 строка входной матрицы после каждой строки, которую это выводит.
Для получения дополнительной информации смотрите то, Что Основанная на системе координат Обработка?.
Elements as channels (sample based) – Когда вы устанавливаете параметр Input processing на Elements as channels (sample based), входом может быть N-D массив. Блок Downsample обрабатывает каждый элемент входа как отдельный канал и передискретизирует каждый канал входа в зависимости от времени. Блок прореживает входной массив путем отбрасывания K –1 выборка после каждой выборки, которую это передает до выхода. Размеры ввода и вывода блока Downsample идентичны.
Для получения дополнительной информации смотрите то, Что Основанная на выборке Обработка?.

`Rate options` — Осуществите односкоростной или позвольте многоскоростную обработку
`Enforce single-rate processing` (значение по умолчанию) | `Allow multirate processing`

Задайте метод, которым блок настраивает уровень при выходе, чтобы вместить уменьшаемое количество отсчетов.. Можно выбрать одну из следующих опций. Поведение этих опций зависит от того, устанавливается ли параметр Input processing на Elements as channels (sample based) (основанный на выборке режим обработки) или Columns as channels (frame based) (основанный на системе координат режим обработки).

Elements as channels (sample based)
- Enforce single-rate processing
  Блок обеспечивает выходную частоту дискретизации, чтобы совпадать с входной частотой дискретизации (_Tso = _Tsi) путем повторения каждого K th входная выборка времена K при выходе. В этом режиме поведение блока похоже на операцию блока Sample и Hold с повторяющимся триггерным событием периода _KTsi.
- Allow multirate processing
  Период расчета выхода является временами K дольше, чем входной период расчета (_Tso = _KTsi).
Columns as channels (frame based)
- Enforce single rate processing
  Блок генерирует выход на медленнее (прореженном) уровне с помощью пропорционально меньшего формата кадра, чем вход. Для субдискретизации на коэффициент K выходной формат кадра является временами K, меньшими, чем размер входного кадра (_Mo = _Mi/K), но частота кадров ввода и вывода равна.
  ex_downsample_ref2 модель показывает одноканальный вход с форматом кадра 64 прореживаемый на коэффициент 4 к формату кадра 16. Частота кадров ввода и вывода идентична.
- Allow multirate processing
  Блок генерирует выход на медленнее (прореженном) уровне при помощи пропорционально более длинного периода системы координат в выходном порту, чем во входном порту. Для субдискретизации на коэффициент K выходной период системы координат является временами K дольше, чем период входного кадра (_Tfo = _KTfi), но форматы кадра ввода и вывода равны.
  ex_downsample_ref1 модель показывает одноканальный вход с периодом системы координат 1 секунды, прореживаемой на коэффициент 4 к периоду системы координат 4 секунд. Форматы кадра ввода и вывода идентичны.

`Initial conditions` — Начальное значение
0 (значение по умолчанию) | действительный скаляр | массив

Начальное значение блока для случаев ненулевой задержки. Можно задать скаляр или массив одного размера с входом.

Зависимости

Этот параметр появляется только, когда вы устанавливаете параметр Rate options на Allow multirate processing.

Примеры модели

Акустическое подавление помех (LMS)

Используйте алгоритм Наименьшее количество среднего квадратичного (LMS), чтобы вычесть шум из входного сигнала. Адаптивный фильтр LMS использует опорный сигнал на Input порт и желаемый сигнал на Desired порт, чтобы автоматически совпадать с ответом фильтра. Когда это сходится к правильной модели фильтра, отфильтрованный шум вычтен, и сигнал ошибки должен содержать только исходный сигнал.

Downsample сигнал

Операция Downsampling на сигнале с задержкой с одной системой координат.

Характеристики блока

Типы данных	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Больше о

развернуть все

Задержка

Задержка является задержкой, измеренной в выборках или системах координат, между входом и выходом блока.

Блок Downsample имеет определяющую задачу для нуля задержку в следующих случаях:

Параметром Downsample factor, K, является 1.
Параметр Input processing устанавливается на Columns as channels (frame based), и параметр Rate options устанавливается на Enforce single-rate processing.
Параметр Input processing устанавливается на Columns as channels (frame based), параметр Rate options устанавливается на Allow multirate processing, параметр Sample offset, D, устанавливается на 0, и размер входного кадра равен 1.
Параметр Input processing устанавливается на Elements as channels (sample based), и параметром Sample offset, D, является 0.

Определяющая задачу для нуля задержка означает, что блок распространяет входную выборку D +1 (полученный в t = 0), когда первая выходная выборка, сопровождаемая входной выборкой D +1+K, ввела демонстрационный D +1+2K и так далее. Когда существует определяющая задачу для нуля задержка, блок игнорирует значение параметра Initial conditions.

Во всех других случаях задержка является ненулевой:

Когда параметр Input processing устанавливается на Elements as channels (sample based), задержка является одной выборкой.
Когда параметр Input processing устанавливается на Columns as channels (frame based) и размер входного кадра больше один, задержка является одной системой координат.

Во всех случаях задержки с одной выборкой начальное условие для каждого канала появляется как первая выходная выборка. Введите демонстрационный D +1, появляется, когда вторая выходная выборка для каждого канала, сопровождаемого входной выборкой D +1+K, ввела демонстрационный D +1+2K и так далее. Параметр Initial conditions может быть массивом одного размера с входом или скаляром, который будет применен ко всем каналам сигнала.

Во всех случаях задержки с одной системой координат строки _Mi начальной матрицы условия появляются в последовательности как первый _Mi строки выхода. Введите демонстрационный D +1 (строка D +1 из входной матрицы) появляется в выходе, когда демонстрационный _Mi +1, сопровождаемый входной выборкой D +1+K, ввел демонстрационный D +1+2K и так далее. Значением Initial conditions может быть _Mi-by-N матрица, содержащая одно значение для каждого канала или скаляра, который будет повторен через все элементы _Mi-by-N матрица.

Примечание

Для получения дополнительной информации о задержке и Simulink^® управление задачами для режимов, смотрите Избыточную Алгоритмическую Задержку (Определяющий задачу для Задержки) и Основанное на времени Планирование и Генерация кода (Simulink Coder).

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Сгенерированный код использует memcpy или memset функции (string.h) при определенных обстоятельствах.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Лучшие практики

Это - хорошая практика, чтобы следовать за блоком Downsample с единичной задержкой. Выполнение так препятствует тому, чтобы генератор кода вставил дополнительный обходной регистр в HDL-код.

См. также Требования Многоскоростной модели для генерации HDL-кода (HDL Coder).

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Ограничения

Набор Input processing к Columns as channels (frame based) не поддерживается.
Для набора Input processing к Elements as channels (sample based), выберите Allow multirate processing. С этой установкой, если Sample offset установлен в 0, Initial conditions не оказывает влияния на сгенерированный код.

Документация

Downsample

Описание

Порты

Входной параметр

`Port_1` — Ввод данных
вектор-столбец | матрица | N-D массив

Вывод

`Port_1` — Downsampled выход
вектор-столбец | матрица

Параметры

`Downsample factor, K` — Субдискретизация фактора
2 (значение по умолчанию) | положительное целое число

`Sample offset (0 to K-1)` — Демонстрационное смещение
0 (значение по умолчанию) | целое число

`Input processing` — Метод, чтобы обработать вход
`Columns as channels (frame based)` (значение по умолчанию) | `Elements as channels (sample based)`

`Rate options` — Осуществите односкоростной или позвольте многоскоростную обработку
`Enforce single-rate processing` (значение по умолчанию) | `Allow multirate processing`

`Initial conditions` — Начальное значение
0 (значение по умолчанию) | действительный скаляр | массив

Зависимости

Примеры модели

Акустическое подавление помех (LMS)

Downsample сигнал

Характеристики блока

Больше о

Задержка

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Блоки

Темы

Документация DSP System Toolbox

Поддержка

Документация

Downsample

Описание

Порты

Входной параметр

Port_1 — Ввод данных вектор-столбец | матрица | N-D массив

Вывод

Port_1 — Downsampled выход вектор-столбец | матрица

Параметры

Downsample factor, K — Субдискретизация фактора2 (значение по умолчанию) | положительное целое число

Sample offset (0 to K-1) — Демонстрационное смещение0 (значение по умолчанию) | целое число

Input processing — Метод, чтобы обработать вход Columns as channels (frame based) (значение по умолчанию) | Elements as channels (sample based)

Rate options — Осуществите односкоростной или позвольте многоскоростную обработку Enforce single-rate processing (значение по умолчанию) | Allow multirate processing

Initial conditions — Начальное значение0 (значение по умолчанию) | действительный скаляр | массив

Зависимости

Примеры модели

Акустическое подавление помех (LMS)

Downsample сигнал

Характеристики блока

Больше о

Задержка

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Блоки

Темы

Документация DSP System Toolbox

Поддержка

`Port_1` — Ввод данных
вектор-столбец | матрица | N-D массив

`Port_1` — Downsampled выход
вектор-столбец | матрица

`Downsample factor, K` — Субдискретизация фактора
2 (значение по умолчанию) | положительное целое число

`Sample offset (0 to K-1)` — Демонстрационное смещение
0 (значение по умолчанию) | целое число

`Input processing` — Метод, чтобы обработать вход
`Columns as channels (frame based)` (значение по умолчанию) | `Elements as channels (sample based)`

`Rate options` — Осуществите односкоростной или позвольте многоскоростную обработку
`Enforce single-rate processing` (значение по умолчанию) | `Allow multirate processing`

`Initial conditions` — Начальное значение
0 (значение по умолчанию) | действительный скаляр | массив

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.