Неоднократно выполняйте алгоритм на каждом элементе или подмассиве входного сигнала и конкатенируйте результаты (HDL Coder)
Чтобы повторить тот же алгоритм для каждого элемента или подмассива входных сигналов, используйте Для Каждого блока Subsystem. Блок уменьшает время симуляции, потому что это обрабатывает отдельные элементы или подмассивы входных сигналов одновременно. Для получения информации о поведении симуляции и параметрах блоков, видьте Каждую Подсистему.
При помощи блока For Each в Для Каждой Подсистемы, можно задать, как разделить элементы входных сигналов. Partition Dimension параметров блоков и Partition Width задают размерность, через которую можно нарезать входной сигнал и ширину каждого среза соответственно. Чтобы разделить вектор - строку, задайте Partition Dimension как 2. Чтобы разделить вектор-столбец, задайте Partition Dimension как 1. Чтобы узнать больше о параметрах блоков, видьте Каждого.
Когда вы генерируете HDL-код для Для Каждой Подсистемы, генератор кода использует цикл for-generate, который выполняет итерации через элементы сигналов ввода и вывода. Для - генерируют цикл, улучшает удобочитаемость и сокращает количество строк кода, которые могут в противном случае привести к сотням строк кода для больших векторных сигналов.
Вы не можете использовать Для Каждого блока Subsystem как DUT.
Вы не можете разделить параметры маски Для Каждой Подсистемы для генерации HDL-кода.
| Архитектура | Описание |
|---|---|
Module (значение по умолчанию) | Сгенерируйте код для подсистемы и блоков в подсистеме. |
BlackBox | Сгенерируйте интерфейс черного квадрата. Сгенерированный HDL-код включает только определения порта ввода/вывода для подсистемы. Поэтому можно использовать подсистему в модели, чтобы сгенерировать интерфейс к существующему, вручную записанному HDL-коду. Генерация интерфейса черного ящика для подсистем подобна генерации интерфейса блока Model без сигналов часов. |
| Удалите подсистему из сгенерированного кода. Можно использовать подсистему в симуляции, однако, обработать его как "нет" в HDL-коде. |
Для архитектуры BlackBox можно настроить имена порта и установить атрибуты интерфейса внешнего компонента. Смотрите Настраивают Черный квадрат или HDL Интерфейс Cosimulation.
Автоматическая конвейерная вставка на основе инструмента синтеза, предназначайтесь для частоты и размеров слова множителя. Значением по умолчанию является inherit. См. также AdaptivePipelining.
Обнаруживает введение новых задержек вдоль одного пути и вставляет соответствие с задержками на других путях. Значением по умолчанию является inherit. См. также BalanceDelays.
Вставьте конвейерные регистры на более быстрой тактовой частоте вместо более медленной скорости передачи данных. Значением по умолчанию является inherit. См. также ClockRatePipelining.
Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.
Конвейерно обработайте распределение регистра или повторную синхронизацию регистра. Значением по умолчанию является off. См. также DistributedPipelining.
Синтез приписывает для отображения множителя. Значением по умолчанию является none. См. также DSPStyle.
Удалите иерархию подсистемы из сгенерированного HDL-кода. Значением по умолчанию является inherit. См. также FlattenHierarchy.
Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.
Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.
Количество функционально эквивалентных ресурсов, чтобы сопоставить с одним совместно используемым ресурсом. Значение по умолчанию 0. См. также Разделение ресурсов.
Количество параллельных информационных каналов или векторы, которые являются временем, мультиплексированным, чтобы преобразовать в последовательные, скалярные информационные каналы. Значение по умолчанию 0, который реализует полностью параллельные информационные каналы. См. также Потоковую передачу.
Этот блок не может быть DUT, таким образом, настройки свойства блока во вкладке Target Specification проигнорированы.
Блок не поддерживает сигналы комплексных данных для генерации HDL-кода. Чтобы ввести комплексные сигналы, можно преобразовать этот сигнал в массив сигналов, и затем ввести к блоку. Чтобы узнать больше, смотрите, Генерируют HDL-код для Блоков Внутри Для Каждой Подсистемы
