В этом примере показано, как считать данные из портов DUT, которые сопоставлены с ведомыми интерфейсами AXI4.
Создайте fpga
объект с Xilinx
как Vendor
.
hFPGA =
fpga with properties:
Vendor: "Xilinx"
Interfaces: [0x0 fpgaio.interface.InterfaceBase]
Добавьте ведомый интерфейс AXI4 в hFPGA
объект при помощи addAXI4SlaveInterface
функция.
Задайте порты DUT в ядре IP HDL как hdlcoder.DUTPort
объектный массив и затем сопоставляет порт с ведомым интерфейсом AXI4.
Сопоставьте объекты порта DUT с ведомым интерфейсом AXI4 и затем считайте данные при помощи readPort
функция.