Deep Learning HDL Toolbox™ предоставляет классы для создания объектов для развертывания последовательных сетей глубокого обучения для целевых плат FPGA и SoC. Перед развертыванием сетей глубокого обучения на целевых платах FPGA и SoC используйте методы оценки производительности и использования ресурсов пользовательской сети глубокого обучения. После развертывания сети глубокого обучения используйте MATLAB для получения результатов прогнозирования сети с целевой платы FPGA.
dlhdl.Workflow | Настройка рабочего процесса развертывания нейронной сети глубокого обучения |
dlhdl.Target | Настройка интерфейса для целевой платы для развертывания рабочего процесса |
activations | Получение результатов промежуточного уровня для развернутой сети глубокого обучения |
validateConnection | Проверка соединения SSH и развернутого битового потока |
release | Разъединение подключения к целевому устройству |
predict | Вывод о развертываемой сети и скорости профиля нейронной сети, развернутой на указанном целевом устройстве |
deploy | Развертывание указанной нейронной сети на целевой плате FPGA |
compile | Компиляция объекта рабочего процесса |
getBuildInfo | Получение информации об использовании ресурсов битового потока |
Прототип сетей глубокого обучения на FPGA и SoC
Ускорьте создание прототипов, развертывание, проверку проекта и итерацию пользовательской сети глубокого обучения, работающей на фиксированном битовом потоке, с помощью dlhdl.Workflow объект.
Развертывание на основе подключения LIBIIO/Ethernet
Быстрое развертывание сетей глубокого обучения на платах FPGA с использованием MATLAB.
Получение параметров рабочих характеристик выполнения вывода, выполняемого для предварительно обученной сети серии и указанной целевой платы FPGA.
Повысьте производительность развернутой сети глубокого обучения с помощью функции поддержки нескольких кадров.