В этом примере показан HDL Coder™ поддерживающий проекты с несколькими частотами выборки при запуске IP Core Generation workflow-процесс.
Если используются только AXI4 подчиненные интерфейсы, такие как AXI4 или AXI4-Lite, и при использовании Free running для синхронизации процессора/FPGA можно использовать несколько частот выборки в конструкции без ограничений.
При сопоставлении портов интерфейса с интерфейсами AXI4-Stream, AXI4-Stream Video или AXI4 Master для использования нескольких частот дискретизации убедитесь, что порты DUT, которые сопоставляются интерфейсам AXI4, работают с самой высокой скоростью проектирования после генерации кода HDL.
Эти примеры иллюстрируют, как можно смоделировать конструкцию с помощью нескольких выборочных частот при использовании интерфейсов AXI4-Stream, AXI4-Stream Video или AXI4-Master Master.
Можно выполнять часть конструкции с меньшей скоростью, при этом убедитесь, что порты DUT, которые сопоставляются с интерфейсом, работают с самой высокой скоростью. В этом примере показано сопоставление с интерфейсами AXI4-Stream Video, но с помощью этого подхода можно сопоставить интерфейсы AXI4-Stream или AXI4 Master.
Например, откройте модель. hdlcoder_axi_video_multirate.
load_system('hdlcoder_axi_video_multirate') set_param('hdlcoder_axi_video_multirate','SimulationCommand','update') open_system('hdlcoder_axi_video_multirate')
В этой модели порты DUT соответствуют входам и выходам Video_Algorithm бегать с самой высокой скоростью.
open_system('hdlcoder_axi_video_multirate/Multirate_DUT')
Поэтому эти порты могут подключаться к AXI4-Stream видеоинтерфейсам. Часть проекта, выполняемая вне этого алгоритма, соответствующая входу slow и выходные данные slowOut выполняется с более низкой скоростью и может быть сопоставлено с AXI4 или AXI4-Lite интерфейсами. На этом рисунке показан пример сопоставления интерфейса целевой платформы для этой модели.
Примечание.Для использования блоков Pixel Control Bus Creator и Pixel Control Bus Selector необходимо установить Toolbox™ Vision HDL. Если у вас нет панели инструментов Vision HDL, используйте блоки Bus Creator и Bus Selector.
См. также Проект модели для создания видеоинтерфейса AXI4-Stream.
С помощью многоскоростной поддержки можно применять такие оптимизации, как совместное использование ресурсов, к части конструкции, работающей с меньшей скоростью. Убедитесь, что оптимизация не приводит к более высокой скорости в модели Simulink™. В этом примере показано сопоставление с интерфейсами AXI4-Stream, но с помощью этого подхода можно сопоставить интерфейсы AXI4-Stream Video или AXI4 Master.
Например, откройте модель. hdlcoder_axi_multirate_sharing
load_system('hdlcoder_axi_multirate_sharing') set_param('hdlcoder_axi_multirate_sharing','SimulationCommand','update') open_system('hdlcoder_axi_multirate_sharing/DUT')
В этой модели подсистема содержит простой алгоритм умножения-сложения, работающий с меньшей скоростью.
open_system('hdlcoder_axi_multirate_sharing/DUT/Subsystem')
К этой части конструкции можно применить совместное использование ресурсов. Для просмотра параметров, сохраненных в этой подсистеме, выполните команду hdlsaveparams.
hdlsaveparams('hdlcoder_axi_multirate_sharing/DUT/Subsystem')
%% Set Model 'hdlcoder_axi_multirate_sharing' HDL parameters
hdlset_param('hdlcoder_axi_multirate_sharing', 'HDLSubsystem', 'hdlcoder_axi_multirate_sharing/DUT');
hdlset_param('hdlcoder_axi_multirate_sharing', 'ReferenceDesign', 'Default system with AXI4-Stream interface');
hdlset_param('hdlcoder_axi_multirate_sharing', 'ResetType', 'Synchronous');
hdlset_param('hdlcoder_axi_multirate_sharing', 'SynthesisTool', 'Xilinx Vivado');
hdlset_param('hdlcoder_axi_multirate_sharing', 'SynthesisToolChipFamily', 'Zynq');
hdlset_param('hdlcoder_axi_multirate_sharing', 'SynthesisToolDeviceName', 'xc7z020');
hdlset_param('hdlcoder_axi_multirate_sharing', 'SynthesisToolPackageName', 'clg484');
hdlset_param('hdlcoder_axi_multirate_sharing', 'SynthesisToolSpeedValue', '-1');
hdlset_param('hdlcoder_axi_multirate_sharing', 'TargetDirectory', 'hdl_prj\hdlsrc');
hdlset_param('hdlcoder_axi_multirate_sharing', 'TargetFrequency', 50);
hdlset_param('hdlcoder_axi_multirate_sharing', 'TargetPlatform', 'ZedBoard');
hdlset_param('hdlcoder_axi_multirate_sharing', 'Workflow', 'IP Core Generation');
% Set SubSystem HDL parameters
hdlset_param('hdlcoder_axi_multirate_sharing/DUT/Subsystem', 'SharingFactor', 3);
Порты интерфейса DUT можно сопоставить с интерфейсами AXI4-Stream Master или AXI4-Stream Slave. На этом рисунке показан пример сопоставления интерфейса целевой платформы для этой модели.
См. также Проект модели для создания интерфейса AXI4-Stream.