Этот параметр конфигурации находится в разделе «Настройки целей» панели «Создание кода HDL» > «Цель» диалогового окна «Параметры конфигурации». С помощью этого параметра можно указать целевую частоту в МГц для нескольких функций и рабочих процессов. Перед заданием целевой частоты убедитесь, что указан инструмент синтеза.
По умолчанию:
0
Эта настройка является целевой частотой в МГц для нескольких функций и рабочих процессов, поддерживаемых HDL Coder™. Поддерживаются следующие функции:
Сопоставление целевой библиотеки с плавающей запятой FPGA: Укажите целевую частоту, которую IP должен достичь при использовании ALTERA MEGAFUNCTION (ALTERA FP FUNCTIONS). Если целевая частота не указана, кодер HDL устанавливает для целевой частоты значение по умолчанию 200 MHz. См. также раздел Создание кода HDL для целевых библиотек с плавающей запятой FPGA.
Адаптивная конвейерная обработка: Если в проекте используются множители, укажите инструмент синтеза и целевую частоту. На основе этих настроек HDL Coder оценивает количество трубопроводов, которые могут быть вставлены для улучшения площади и синхронизации на целевой платформе. Если целевая частота не указана, кодер HDL использует целевую частоту 0 MHz и не вставляет адаптивные трубопроводы. См. также Адаптивная конвейерная обработка.
Целевую частоту можно также задать с помощью параметра Целевая частота (МГц) в задаче Задать целевую частоту (Set Target Frequency) в помощнике по рабочим процессам HDL.
Укажите целевую частоту для этих рабочих потоков.
Generic ASIC/FPGAЧтобы указать целевую частоту, которую должен достичь дизайн. Кодер HDL генерирует файл ограничений синхронизации для этой тактовой частоты. Он добавляет ограничение к проекту инструмента синтеза FPGA, созданному в задаче «Создать проект». Если целевая частота не достижима, средство синтеза генерирует ошибку. Целевая частота не поддерживается в микросеми ® Libero ® SoC.
IP Core Generation: Указание целевой частоты для кодера HDL для изменения настройки модуля синхронизации в опорной конструкции для формирования тактового сигнала с этой частотой. Введите целевое значение частоты в диапазоне частот (МГц). Если целевая частота не указана, кодер HDL использует целевую частоту по умолчанию (МГц).
Simulink Real-Time FPGA I/O: Для модулей ввода-вывода Speedgoat, которые поддерживаются Xilinx ISE, укажите целевую частоту для формирования тактового модуля для формирования тактового сигнала с этой частотой.
Модули ввода-вывода Speedgoat, поддерживаемые Xilinx Vivado использовать IP Core Generation инфраструктура рабочих процессов. Укажите целевую частоту для кодера HDL, чтобы изменить настройку модуля синхронизации в опорной конструкции для формирования тактового сигнала с этой частотой. Введите целевое значение частоты в диапазоне частот (МГц). Если целевая частота не указана, кодер HDL использует целевую частоту по умолчанию (МГц).
FPGA TurnkeyГенерация тактового модуля для автоматического формирования тактового сигнала с этой частотой.
Свойство:
TargetFrequency |
| Тип: целое число |
| Значение: целое число, большее или равное 0 |
| По умолчанию: 0 |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.
Например, можно указать TargetFrequency при создании кода HDL для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdl функция.
makehdl('sfir_fixed/symmetric_fir', ... 'TargetFrequency','300')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdl.
hdlset_param('sfir_fixed','TargetFrequency','300') makehdl('sfir_fixed/symmetric_fir')