На этой странице описываются параметры конфигурации, находящиеся в разделе «Создание кода HDL» > «Испытательный стенд» > «Вывод результатов создания испытательного стенда» диалогового окна «Параметры конфигурации». С помощью параметров в этом разделе можно указать тип испытательного стенда, создаваемого для проверки кода HDL, и инструмент моделирования.
Включение или отключение генерации тестового стенда HDL.
По умолчанию: выбрано
На Включить формирование кода стенда для испытаний ЛПВП. Генератор кода создает тестовый стенд HDL, выполняя моделирование Simulink ® для сбора входных векторов и ожидаемых выходных данных для DUT.
Этот тестовый стенд является тестом по умолчанию, создаваемым HDL Coder™ для модели. Если код для модели еще не создан, при создании тестового стенда HDL также создается код для DUT.
Укажите имитатор ЛПВП в меню инструментов «Моделирование». Кодер HDL создает сценарии сборки и выполнения для указанного симулятора.
ПрочьПодавление формирования кода стенда ЛПВП. Эту опцию можно использовать при использовании альтернативного стенда.
Убедитесь, что выбранная система является DUT. Эта опция отключена при выборе всей модели.
Этот флажок включает опции в разделе Конфигурация (Configuration) панели Испытательный стенд (Test Bench). Выберите инструмент моделирования для создания сценариев для создания и запуска тестового стенда.
Свойство:
GenerateHDLTestBench |
| Текст: символьный вектор |
Значение:
'on' | 'off' |
По умолчанию:
'on' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, для создания тестового стенда HDL для sfir_fixed/symmetric_fir Подсистема, передать DUT в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir')Включение или отключение генерации модели, включая блок косимуляции HDL. Для этого параметра требуется лицензия HDL Verifier™. После установки этого флажка укажите инструмент моделирования. Для косимуляции можно выбрать Mentor Graphics ® ModelSim ® или Cadence Incisive ®. Пользовательские параметры сценария не поддерживаются этим тестом.
Генератор кода конфигурирует сгенерированные блоки косимуляции HDL в соответствии с портом и интерфейсом типа данных DUT, выбранного для генерации кода. Подключив блок косимуляции HDL к модели вместо DUT, можно косимулировать конструкцию с помощью требуемого симулятора.
Кодер добавляет вектор символов, CosimLibPostfix задает имена созданных блоков косимуляции HDL.
По умолчанию: не выбрано
Убедитесь, что выбранная система является DUT. Эта опция отключена при выборе всей модели.
Свойство:
GenerateCoSimBlock |
| Текст: символьный вектор |
Значение:
'on' | 'off' |
По умолчанию:
'off' |
Свойство:
GenerateCoSimModel |
| Текст: символьный вектор |
Значение:
'ModelSim' | 'Incisive'|'None' |
По умолчанию:
'ModelSim' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно включить GenerateCoSimModel при создании тестового инструментария для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'GenerateCoSimModel','ModelSim')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed','GenerateCoSimModel','ModelSim') makehdltb('sfir_fixed/symmetric_fir')
Включение или отключение генерации тестового стенда SystemVerilog DPI. Выберите имитатор ЛПВП в инструменте моделирования. Для тестового стенда SystemVerilog DPI можно выбрать Mentor Graphics ModelSim, Cadence Incisive, Synopsys ® VCS ® или Xilinx ® Vivado ®. Пользовательские параметры сценария не поддерживаются этим тестом.
При установке этого свойства генератор кода генерирует компонент прямого интерфейса программирования (DPI) для всей модели Simulink, включая DUT и источники данных. Вся модель должна поддерживать генерацию кода C с помощью Simulink Coder™. Генератор кода генерирует тестовый стенд SystemVerilog, который сравнивает выходные данные компонента DPI с выходными данными реализации HDL вашего DUT. Кодер также создает общие библиотеки и создает сценарий моделирования для выбранного симулятора.
Рекомендуется использовать эту опцию, если для создания или моделирования тестового стенда HDL по умолчанию требуется много времени. Создание тестового стенда DPI иногда происходит быстрее, чем версия по умолчанию, поскольку он не выполняет полное моделирование Simulink для создания данных тестового стенда. Моделирование тестового стенда DPI с большим набором данных выполняется быстрее, чем версия по умолчанию, поскольку он не сохраняет входные или ожидаемые данные в отдельном файле.
Для использования этой функции необходимо иметь лицензии HDL Verifier и Simulink Coder. Чтобы запустить тестовую среду SystemVerilog с сгенерированным кодом VHDL, необходимо иметь лицензию на симуляцию на смешанном языке для вашего симулятора HDL.
По умолчанию: не выбрано
Убедитесь, что выбранная система является DUT. Эта опция отключена при выборе всей модели.
Подсистема DUT должна соответствовать следующим условиям:
Типы входных и выходных данных DUT не могут превышать 64 бита.
Входные и выходные порты DUT не могут использовать перечислимые типы данных.
Входные и выходные порты не могут быть типами данных с одинарной или двойной точностью.
DUT не может иметь несколько часов. Необходимо установить для параметра Генерация кода входных синхросигналов значение Single.
Использовать сигнал триггера, так как тактовый сигнал не должен быть выбран.
Если DUT использует векторные порты, для выравнивания интерфейса необходимо использовать векторные порты Scalarize.
Свойство:
GenerateSVDPITestBench |
| Текст: символьный вектор |
Значение:
'ModelSim' | 'Incisive'|'Custom'|'VCS'|'Vivado' |
По умолчанию:
'ModelSim' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно включить GenerateCoSimModel при создании тестового инструментария для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'GenerateSVDPITestBench','ModelSim')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed','GenerateSVDPITestBench','ModelSim') makehdltb('sfir_fixed/symmetric_fir')
Симулятор, в котором выполняется запуск созданных тестовых стендов. Инструмент создает сценарий для создания и запуска кода HDL и тестового стенда.
Mentor Graphics ModelSim: Этот параметр используется по умолчанию. Кодер HDL генерирует выбранные типы тестовых стендов для использования с Mentor Graphics ModelSim.
Cadence Incisive: Кодер генерирует выбранные типы испытательных стендов для использования с Cadence Incisive.
Custom: При выборе этого параметра включаются пользовательские параметры сценария на панели «Сценарии инструмента EDA».
VCS: Этот симулятор поддерживается только для испытательного стенда SystemVerilog DPI.
Vivado: Этот симулятор поддерживается только для испытательного стенда SystemVerilog DPI.
Убедитесь, что выбранная система является DUT. Эта опция отключена при выборе всей модели.
Для испытательного стенда ЛПВП используйте SimulationTool собственность. Для косимуляции используйте GenerateCosimModel собственность. Для тестового стенда SystemVerilog DPI используйте GenerateSVDPITestbench собственность.
Свойство:
SimulationTool |
| Текст: символьный вектор |
Значение:
'Mentor Graphics ModelSim' | 'Cadence Incisive'|'Custom' |
По умолчанию:
'Mentor Graphics ModelSim' |
Свойство:
GenerateCosimModel |
| Текст: символьный вектор |
Значение:
'ModelSim' | 'Incisive'|None |
По умолчанию:
'ModelSim' |
Свойство:
GenerateSVDPITestbench |
| Текст: символьный вектор |
Значение:
'ModelSim' | 'Incisive'|'Custom'|'VCS'|'Vivado' |
По умолчанию:
'ModelSim' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Включение или отключение флагов покрытия кода HDL в созданных сценариях симулятора
Если эта опция включена, при запуске моделирования HDL покрытие кода собирается для созданного тестового стенда. Укажите симулятор HDL в SimulationTool собственность. Кодер создает сценарии сборки и выполнения для указанного симулятора.
По умолчанию: не выбрано
Убедитесь, что выбранная система является DUT. Эта опция отключена при выборе всей модели.
Свойство:
HDLCodeCoverage |
| Текст: символьный вектор |
Значение:
'on' | 'off' |
По умолчанию:
'off' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Для просмотра значения свойства используйте hdlget_param.
Например, можно включить HDLCodeCoverage при создании тестового инструментария для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'HDLCodeCoverage','on')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdltb.
hdlset_param('sfir_fixed','HDLCodeCoverage','on') makehdltb('sfir_fixed/symmetric_fir')