Делитель тактового сигнала, делящий частоту входного сигнала на дробное число
Блок смешанного сигнала/PLL/компоновочные блоки
Дробный делитель тактовых импульсов с накопительным блоком делит частоту входного сигнала на настраиваемое дробное значение (N.FF). По сравнению с блоком Single Modulus Prescaler дробный делитель тактовых импульсов с блоком накопителя помогает достичь узкого интервала между каналами, который может быть меньше опорной частоты системы фазовой автоподстройки частоты (ФАПЧ).
Дробный разделитель часов с накопителем состоит из трех подсистем: дробного накопителя, импульсной ласточки и блока одного модуля Prescaler.
Когда блок впервые принимает входной сигнал, блок Single Modulus Prescaler делит входной сигнал на целую часть (N) значения порта div-by. Дробная часть (.FF) хранится в порту состояния подсистемы дробного накопителя.
Подсистема дробного накопителя обновляет значение порта состояния с каждым передним фронтом, принятым портом clk out в предыдущем цикле. Когда значение порта состояния превышает 1, значение переполняется и изменяет значение, выдаваемое портом переноса, на 1.
Порт переноса активирует подсистему Pulse Lawlower и удаляет один импульс из сигнала clk in. Это подобно делению входного сигнала на коэффициент N + 1, достигая полного дробного деления.
[1] Лучше всего, Roland E. Phase-Lock Loop. Нью-Йорк, Нью-Йорк: Tata McGraw-Hill Companies Inc., 2003.
Двухмодульный прескалер | Разделитель дробных синхросигналов с DSM | PFD | Один модуль Prescaler | VCO
