exponenta event banner

Разделитель дробных синхросигналов с DSM

Дробный делитель тактового сигнала на основе модулятора Дельта Сигма

  • Библиотека:
  • Блок смешанного сигнала/PLL/компоновочные блоки

  • Fractional Clock Divider with DSM block

Описание

Используя метод модуляции дельта-сигма (Δ-Δ), дробный делитель тактовых импульсов с DSM уменьшает первичные дробные отроги путем расширения диапазона, в котором изменяется значение div-by. Этот блок допускает дельта-сигма модуляцию до 4-го порядка.

Порты

Вход

развернуть все

Входная тактовая частота, которую необходимо разделить, заданная как скаляр. В системе фазовой автоподстройки частоты (ФАПЧ) clk in port подключается к выходу блока ГУН.

Типы данных: double

Отношение выходной частоты к входной тактовой частоте, определяемое как дробный скаляр. Значение div-by port, N.FF, разделяется на две части: целую часть (N) и дробную часть (.FF).

Для дельта-сигма модулятора n-го порядка значение на порте div-by достигается изменением N между 2n различными целыми значениями.

Примечание

Для дельта-сигма модулятора n-го порядка используйте значение 2n в порте div-by.

Типы данных: double

Продукция

развернуть все

Выходная тактовая частота, заданная как скаляр. В системе PLL порт clk out соединен с портом входа обратной связи блока PFD. Выходной сигнал на выходе clk out представляет собой квадратную последовательность импульсов с амплитудой 1 В.

Типы данных: double

Параметры

развернуть все

Порядок модулятора дельта-сигма.

Для n-го порядка модулятора дельта-сигма значение на порте div-by достигается изменением значения N счетчика между 2n различными значениями. Порядок модулятора определяет диапазон значений, на которые будет разделяться сигнал в clk в порте, обеспечивая эффект деления, аналогичный значению N.FF в порте div-by.

Программное использование

  • Использовать get_param(gcb,'dsm') для просмотра текущего порядка модулятора Delta Sigma.

  • Использовать set_param(gcb,'dsm',value) установка для порядка модулятора дельта-сигма определенного значения.

Выберите, чтобы включить увеличенный размер буфера во время моделирования. Это увеличивает размер буфера логического решения внутри дробного делителя часов с блоком DSM. По умолчанию этот параметр не выбран.

Число выборок входной буферизации, доступных во время моделирования, указанных как положительный целочисленный скаляр. Это задает размер буфера логического решения внутри дробного делителя часов с блоком DSM.

Выбор различных методов моделирования или стратегий выборки может изменить количество входных выборок, необходимых для получения точной выходной выборки. Установите размер буфера достаточно большим, чтобы входной буфер содержал все требуемые входные выборки.

Зависимости

Этот параметр доступен только в том случае, если в диалоговом окне «Параметры блока» выбран параметр «Включить увеличенный размер буфера».

Программное использование

  • Использовать get_param(gcb,'NBuffer') для просмотра текущего значения размера буфера.

  • Использовать set_param(gcb,'NBuffer',value) чтобы задать для параметра Размер буфера определенное значение.

Подробнее

развернуть все

Ссылки

[1] Миллер, Б. и Конли, Р. Дж., дробный делитель с несколькими модуляторами. Сделки IEEE по приборам и измерениям, том 40, № 3, 1991, стр. 578-583.

Представлен в R2019a