Wireless HDL Toolbox™ предоставляет блоки, поддерживающие генерацию кода HDL. Для создания кода HDL из проектов, использующих эти блоки, необходимо иметь лицензию HDL Coder. Кодер HDL также позволяет создавать сценарии и тестовые стенды для использования с сторонними имитаторами HDL.
При наличии лицензии HDL Verifier можно использовать функцию FPGA-in-the-loop (FIL) для прототипирования конструкции HDL на плате FPGA. Блоки FIL обеспечивают повышение эффективности потоковой передачи данных через интерфейс между Simulink ® и платой FPGA. Программа HDL Verifier также позволяет имитировать модель Simulink с конструкцией HDL, работающей в симуляторе стороннего производителя.
Для проектирования, прототипирования и проверки практических систем беспроводной связи на аппаратном обеспечении загрузите пакеты аппаратной поддержки, такие как Communications Toolbox™ Support Package для радио на базе Xilinx ® Zynq ® .
| Кадр FIL для образцов | Преобразование данных на основе кадров в поток выборки для FPGA-in-the-loop |
| Образцы FIL для кадра | Преобразование потока выборки из FPGA-in-the-loop в данные на основе кадров |
Поиск поддерживаемых блоков и реализация потокового интерфейса в HDL.
Создание кода HDL из подсистем Simulink.
Проверка проекта систем связи с FPGA в режиме реального времени.
Создание модели Cosimulation Verifier HDL в Coder™ HDL (кодер HDL)
В этом примере показано, как создать модель косимуляции в кодере ЛПВП и интегрировать сгенерированный код ЛПВП в рабочий процесс Verifier™ ЛПВП.
Прототипы алгоритмов беспроводной связи на аппаратном обеспечении
Прототип Wireless HDL Toolbox разработан на системных платах на базе Xilinx Zynq с использованием пакетов аппаратной поддержки.