Класс: hdlcoder. ReferenceDesign
Пакет: hdlcoder
Добавьте и задайте AXI4 подчиненный интерфейс
addAXI4SlaveInterface('InterfaceConnection',ref_design_port,'BaseAddress',base_addr)
addAXI4SlaveInterface('InterfaceConnection',ref_design_port,'BaseAddress',base_addr,'MasterAddressSpace',master_addr_space)
addAXI4SlaveInterface('InterfaceConnection',ref_design_port,'BaseAddress',base_addr,Name,Value)
addAXI4SlaveInterface('InterfaceConnection',ref_design_port,'BaseAddress',base_addr,'MasterAddressSpace',master_addr_space,Name,Value)
addAXI4SlaveInterface('InterfaceConnection',
добавляет и определяет интерфейс AXI4 для Altera® исходный проект, или AXI4 или AXI4-Lite интерфейс для Xilinx® Исходный проект ISE.ref_design_port
,'BaseAddress',base_addr
)
addAXI4SlaveInterface('InterfaceConnection',
добавляет и определяет AXI4 или AXI4-Lite интерфейс для Xilinx Vivado® исходные проекты.ref_design_port
,'BaseAddress',base_addr
,'MasterAddressSpace',master_addr_space
)
addAXI4SlaveInterface('InterfaceConnection',
добавляет и задает интерфейс AXI4 для исходного проекта Altera или AXI4 или AXI4-Lite интерфейса для исходного проекта Xilinx ISE с дополнительными опциями, заданными одной или несколькими ref_design_port
,'BaseAddress',base_addr
,Name,Value
)Name,Value
аргументы в виде пар.
addAXI4SlaveInterface('InterfaceConnection',
добавляет и задает AXI4 или AXI4-Lite интерфейс для исходных проектов Xilinx Vivado с дополнительными опциями, заданными одним или несколькими ref_design_port
,'BaseAddress',base_addr
,'MasterAddressSpace',master_addr_space
,Name,Value
)Name,Value
аргументы в виде пар.
Задайте необязательные разделенные разделенными запятой парами Name,Value
аргументы. Name
- имя аргумента и Value
- соответствующее значение. Name
должны находиться внутри кавычек. Можно задать несколько аргументов в виде пар имен и значений в любом порядке Name1,Value1,...,NameN,ValueN
.
InterfaceType
- Тип интерфейса{'AXI4-Lite','AXI4'}
(по умолчанию) | 'AXI4'
| 'AXI4-Lite'
Тип интерфейсного соединения, заданный как character vector
или cell array
векторов символов.
Пример: 'InterfaceType','AXI4-Lite'
задает 'AXI4–Lite'
подключение типа интерфейса.
InterfaceID
- Имя интерфейса{'AXI4-Lite','AXI4'}
(по умолчанию) | вектор символовИмя интерфейса, заданное как вектор символов. Когда вы предоставляете InterfaceID
, InterfaceType
должно быть задано значение либо 'AXI4'
или 'AXI4–Lite'
.
Пример: 'InterfaceID','MyAXI4','InterfaceType','AXI4'
задает имя интерфейса следующим 'MyAXI4'
и тип интерфейса как 'AXI4'
.
IDWidth
- Ширина ID-сигналов12
(по умолчанию) | положительное целое числоШирина всех ID-сигналов, таких как AWID
, WID
, ARID
, и RID
, заданный как положительное целое число. Это свойство позволяет вам задать количество интерфейсов AXI Master, к которым должен подключаться AXI4 ведомый интерфейс в IP-ядре HDL DUT. Значение по умолчанию 12
, что позволяет подключить HDL-ядро IP к одному интерфейсу AXI Master. Чтобы подключить IP-ядро к нескольким интерфейсам AXI Master, увеличьте IDWidth
. Ширина идентификатора зависит от инструмента.
Пример: 'IDWidth','13'
может указать, что в исходном проекте IP-ядро должно подключаться к двум интерфейсам AXI Master.
Перед запуском этого метода необходимо запустить addClockInterface
способ.
addAXI4SlaveInterface
метод необязателен. Вы можете задать свой собственный пользовательский исходный проект без AXI4 ведомого интерфейса.
Чтобы подключить ядро IP HDL для DUT к нескольким интерфейсам AXI Master в исходный проект, используйте IDWidth
свойство этого метода. Дополнительные сведения см. в разделе «Определение нескольких основных интерфейсов AXI в исходных проектах» для доступа к интерфейсам DUT AXI4 Slave.
addClockInterface
| hdlcoder.ReferenceDesign