Моделирование проекта и программный интерфейс

Моделируйте алгоритм, чтобы сопоставить порты DUT с интерфейсами AXI и сгенерировать программный интерфейс для зондирования и быстрого прототипирования IP-ядра HDL

Когда вы разделяете проект на аппаратные и программные компоненты, используйте HDL Coder™ HDL Workflow Advisor, чтобы нацелить ваш проект на автономные платы FPGA, устройства СО и модули ввода-вывода Speedgoat FPGA. Проект состоит из алгоритма DUT, для которого вы генерируете код RTL и ядро IP. Можно интегрировать IP-ядро в исходный проект для целевой платформы. Чтобы протестировать функциональность IP-ядра HDL, можно использовать модель сгенерированного программного обеспечения интерфейса или скрипт программного интерфейса.

Классы

расширить все

Плата и рабочий процесс

`hdlcoder.Board`	Объект регистрации платы, описывающий пользовательскую плату СнК
`hdlcoder.ReferenceDesign`	Исходный проект объекта регистрации, который описывает SoC исходного проекта

Целевое соединение

`fpga`	Доступ к целевому устройству FPGA или SoC из MATLAB
`hdlcoder.DUTPort`	Порт DUT от HDL Coder сгенерированного IP-ядра, сохраненный как объектный массив

Функции

расширить все

Исходные проекты

`addAXI4MasterInterface`	Добавьте и определите AXI4 интерфейс Master
`addAXI4SlaveInterface`	Добавьте и задайте AXI4 подчиненный интерфейс
`addAXI4StreamInterface`	Добавление AXI4-Stream интерфейса
`addAXI4StreamVideoInterface`	Добавить AXI4-Stream Video Interface

Интерфейсы целевого соединения

`addAXI4SlaveInterface`	Запись данных в IP-ядро или чтение данных из IP-ядра с помощью AXI4 или AXI4-Lite интерфейса
`addAXI4StreamInterface`	Запись данных в IP-ядро или чтение данных из IP-ядра с помощью AXI4-Stream интерфейса
`mapPort`	Сопоставляет порт DUT с заданным AXI4 интерфейсом в IP-ядре HDL
`writePort`	Запись данных в порт DUT из MATLAB
`readPort`	Считывает выходные данные и возвращает их с типом данных порта и размерностью
`release`	Отпустите аппаратные ресурсы, связанные с объектом fpga

Темы

Моделирование для интерфейсов AXI

Моделируйте Проект для генерации AXI4 подчиненного интерфейса

Как спроектировать модель для AXI4 или AXI4-Lite интерфейсов для скаляра, векторных портов, типов данных шины и значений возврата чтения.

Моделируйте Проект для генерации AXI4-Stream интерфейса

Как спроектировать модель для генерации AXI4-Stream вектора или скалярного интерфейса.

Моделируйте Проект для генерации AXI4-Stream видео-интерфейса

Как спроектировать модель для генерации ядра IP с помощью AXI4-stream видеоинтерфейсов.

Моделируйте Проект для генерации AXI4 Master Interface

Описание протокола Master AXI4 и как вы можете проектировать модель для генерации ядра IP с помощью AXI4-Master интерфейсов.

Генерация программного интерфейса

Сгенерируйте скрипт интерфейса программного обеспечения для зондирования и быстрого прототипирования HDL IP Core

Сгенерируйте скрипт программного интерфейса для связи с HDL-ядром IP и выполните быстрое прототипирование.

Сгенерируйте модель программного интерфейса для зондирования и быстрого прототипирования HDL IP Core

Сгенерируйте модель программного интерфейса для связи с HDL-ядром IP и выполните быстрое прототипирование.

Создайте скрипт программного интерфейса для управления и быстрого прототипирования HDL IP Core

Создайте и создайте скрипт программного интерфейса путем настройки интерфейсов и информации о отображении портов для управления HDL-ядром IP.

Рекомендуемые примеры

Getting Started with Targeting Intel SoC Devices

Начало работы с целевыми устройствами Intel ® SoC

Используйте рабочий процесс совместного проектирования аппаратного обеспечения, чтобы мигать светодиодами на различных частотах в наборе для оценки Arrow ® SoCKit ®.

Открыть скрипт