Верификация

Генерация испытательного стенда HDL и косимуляция с помощью сторонних инструментов EDA

Filter Design HDL Coder™ предоставляет опцию, чтобы сгенерировать испытательный стенд для сгенерированного HDL-кода для вашего фильтра. Испытательный стенд применяет сгенерированные входные стимулы к HDL-коду, сгенерированному для фильтра. Испытательный стенд сравнивает выход реализации HDL-фильтра с сохраненными векторами результатов из MATLAB® симуляция. Можно настроить поведение синхросигнала и сброса, входной стимул и местоположение файлов сгенерированного испытательного стенда.

Filter Design HDL Coder также предоставляет функции косимуляции для запуска HDL- симуляции в Mentor Graphics® ModelSim®, или Cadence Incisive®, одновременно с Simulink®. Используйте эту функцию для проверки того, что реализация функции в HDL-формате работает с другими частями разработки системы. Для этой функции требуется лицензия HDL Verifier™.

Функции

generatetbstimulusСгенерируйте стимул испытательного стенда HDL

Свойства

HDL Test Bench PropertiesСгенерируйте и настройте HDL- испытательного стенда

Темы

Проверка с HDL- Испытательного стенда

Как сгенерировать и выполнить HDL- испытательного стенда, и как сконфигурировать испытательный стенд свойства.

Косимуляция HDL-кода с Симуляторами HDL

Как сгенерировать блоки и модели косимуляции для использования с инструментами симуляции.

Интегрирование с инструментами EDA сторонних производителей

Сгенерируйте скрипты компиляции и симуляции для сторонних инструментов HDL.

Рекомендуемые примеры

HDL Inverse Sinc Filter

Фильтр обратной синуса HDL

Иллюстрирует, как сгенерировать HDL-код для обратного пика синуса (sin x/x) фильтра, который добавляет предварительную фазу, чтобы компенсировать присущую синус-характеристику цифроаналогового преобразователя (ЦАП). Вход является 10-битовым видеосигналом, и выход масштабируется, чтобы соответствовать усилению обратной синусоидальной характеристики.

Открыть Live Script
HDL Fractional Delay (Farrow) Filter

Фильтр дробной задержки HDL (Farrow)

Иллюстрирует, как сгенерировать HDL-код для фильтра дробной задержки (Farrow) для восстановления синхронизации в цифровом модеме. Структура фильтра Фэрроу обеспечивает переменную дробную задержку для принятого потока данных перед последующей дискретизацией символов. Эта специальная структура конечной импульсной характеристики фильтра позволяет легко обрабатывать коэффициенты фильтра с помощью эффективной реализации формулы полиномиальной интерполяции, чтобы обеспечить переменную дробную повторную дискретизацию.

Открыть Live Script
Implementing the Filter Chain of a Digital Down-Converter in HDL

Реализация Цепи фильтра цифрового преобразователя в HDL

Используйте DSP System Toolbox™ и Fixed-Point Designer™, чтобы спроектировать трехступенчатый, многоразовый фильтр с фиксированной точкой, который реализует цепь фильтров цифрового преобразователя частоты (DDC), предназначенного для соответствия спецификации Глобальной системы для мобильных устройств (GSM).

Открыть скрипт

Документация Filter Design HDL Coder

Поддержка

Для просмотра документации необходимо авторизоваться на сайте