Запуск с Filter Design HDL Coder

Filter Design HDL Coder™ генерирует синтезируемый, портативный VHDL^® и Verilog^® код для реализации фильтров с фиксированной точкой, разработанный с помощью MATLAB^® на ПЛИС или ASIC. Он автоматически создает VHDL и испытательные стенды Verilog для симуляции, проверку и верификации сгенерированного кода.

Руководства

• Основной конечная импульсная характеристика
  

  Создайте базовый квантованный конечная импульсная характеристика в дискретном времени, сгенерируйте код VHDL для фильтра и проверьте код VHDL с помощью сгенерированного испытательного стенда.

• Оптимизированный конечная импульсная характеристика
  

  Разработайте оптимизированный конечная импульсная характеристика, сгенерируйте код Verilog для фильтра и проверьте код Verilog с помощью сгенерированного испытательного стенда.

• БИХ
  

  Разработайте фильтр БИХ, сгенерируйте код VHDL для фильтра и проверьте код VHDL с помощью сгенерированного испытательного стенда.

О создании фильтра и генерации HDL-кода

• Автоматическая генерация HDL-кода
  

  Обзор основанных на проектировании фильтров Генерации HDL-кода.

Рекомендуемые примеры

HDL- Фильтра Баттерворта

Иллюстрирует, как сгенерировать HDL-код для фильтра Баттерворта 5-го порядка. Частота отключения для этого фильтра очень низкая относительно частоты дискретизации, что приводит к фильтру, который трудно сделать практичным. Кроме того, малые входы (8-битного) и выходного (9-битного) слов заставляют квантованный фильтр требовать масштабирования.

Открыть Live Script

Минимально фазовый HDL фильтр FIRT

Иллюстрирует, как сгенерировать HDL-код для минимального фазового фильтра FIRT с 10-битными входными данными. Это полосно-пропускающий фильтр со скоростью дискретизации 96 кГц и полосой пропускания от приблизительно 19 кГц до 29 кГц. Этот тип фильтра обычно используется в циклах обратной связи, где линейная фаза недостаточно и требуется минимальная фаза или так близко, как это достижимо.

Открыть Live Script