Demux

Извлечение и выход элементов виртуального векторного сигнала

Библиотека:
Simulink/Обычно используемые блоки
Simulink/Маршрутизация сигнала
HDL-кодер/обычно используемые блоки
HDL-кодер/сигнальная маршрутизация

Описание

Блок Demux извлекает компоненты входного векторного сигнала и выводит отдельные сигналы. Выходы сигнала упорядочены сверху вниз. Для получения информации о создании и разложении векторов, см. Mux Signal.

Порты

Вход

расширить все

`Port_1` - Примите векторный сигнал non bus, чтобы извлечь и вывести сигналы из
действительные или комплексные числа любого небусового типа данных, поддерживаемые Simulink^®

Векторный входной сигнал, из которого блок Demux выбирает скалярные сигналы или меньшие векторы.

Выход

расширить все

`Port_1` - Выходные сигналы, извлеченные из входного векторного сигнала
nonbus сигнал с вещественными или комплексными числами любого типа данных, поддерживаемых Simulink

Выход сигналы, извлеченные из вектора входа. Выходы сигнала упорядочены сверху вниз. Описание порядка расположения портов для различных ориентаций блоков см. в разделе Расположение портов после вращения или отражения.

Параметры

расширить все

`Number of outputs` - Количество выходов
2 (по умолчанию) | скалярный вектор |

Задайте число и, опционально, размерность каждого выходного порта. Если вы не задаете размерность выходов, блок определяет размерность выходов.

Значение может быть скаляром, задающим количество выходов, или вектором, элементы которого определяют ширины выходных портов блока. Блок определяет размер своих выходов из размера входного сигнала и значения параметра Number of outputs.

Если вы задаете скаляр для параметра Number of outputs, и все выходные порты подключены, когда вы рисуете новую сигнальную линию рядом с выходной стороной блока Demux, Simulink добавляет порт и обновляет параметр Number of outputs.

Для вектора входа ширины n, вот что выводит блок.

Значение параметров	Выходы блока...	Примеры и комментарии
`p = n`	`p` скалярные сигналы	Если вход является трехэлементным вектором, и вы задаете три выхода, блок выводит три скалярных сигнала.
`p > n`	Ошибка	Это значение не поддерживается.
`p < n` `n mod p = 0`	`p` векторные сигналы, каждый из которых имеет `n/p` элементы	Если вход является вектором с шестью элементами, и вы задаете три выхода, блок выводит три вектора с двумя элементами.
`p < n` `n mod p = m`	`m` векторные сигналы, каждый из которых имеет `(n/p)+1` элементы и `p-m` сигналы, имеющие `n/p` элементы	Если вход является вектором с пятью элементами, и вы задаете три выхода, блок выводит два сигнала с двумя элементами и один скалярный сигнал.
`[p`₁ `p`₂ `... p`_м `]` `p`₁ `+p`₂ `+...+p`_м `=n` `p`_я `> 0`	`m` векторные сигналы, имеющие ширины `_p1`, `_p2`, ... `_pm`	Если вход является вектором с пятью элементами, и вы задаете `[3, 2]` как выход, блок выходов три из входа элементов на одном порту, а два других элемента на другом порту.
Массив, который имеет один или несколько `m` элементы со значением `-1`, что задает, что Simulink выводит размер для элемента. Например, предположим, что у вас есть массив с четырьмя элементами с общей шириной 14, и вы задаете параметр, который будет `[p`₁ `p`₂ `-1` `p`₄ `]`. Значение для третьего элемента (`-1` элемент) `14 -` `_{(p1 + p2 + p4)}`	`m` векторные сигналы	Если `p`_i больше нуля, соответствующий выход имеет ширину `p`_i. Если `p`_i равно -1, ширина соответствующего выхода вычисляется динамически.
`[p`₁ `p`₂ `... p`_м `]` `p`₁ `+p`₂ `+...+p`_м `!=n` `p`_я `= > 0`	Ошибка	Это значение не поддерживается

Если вы задаете количество выходов, которое меньше, чем количество входных элементов, блок распределяет элементы максимально равномерно по выходам. Для примеров смотрите Извлечь Векторные Элементы и Равномерно Распределить по выходам и Извлечь Векторные Элементы Используя Блок Demux.

Программное использование

Параметры блоков: Outputs

Тип: скаляр или вектор

Значения: Вектор символов

По умолчанию: {'2'} или вектор

`Display option` - Отображаемый значок блока
`bar` (по умолчанию) | `none`

По умолчанию значок блока представляет собой сплошную полосу цвета переднего плана блока. Чтобы отобразить значок как поле, содержащее имя типа блока, выберите none.

Программное использование

Параметры блоков: Display option

Тип: Вектор символов

Значения: 'bar' | 'none'

По умолчанию: 'bar'

Примеры моделей

Extract Vector Elements and Distribute Evenly Across Outputs

Извлечение векторных элементов и равномерное распределение по выходам

Используйте блок Demux, чтобы равномерно распределить входной сигнал по желаемому количеству выходов.

Откройте модель

Extract Vector Elements Using the Demux Block

Извлечение векторных элементов с помощью блока Demux

При использовании блока Demux для извлечения и вывода элементов из вектора ввода можно использовать -1 в вектор выражении, чтобы указать, что блок динамически масштабирует соответствующий порт.

Откройте модель

Создайте MUX-сигнал и извлеките элементы

Создайте сигнал мультиплексора и извлеките элементы из сигнала мультиплексора.

Откройте модель

Характеристики блоков

Типы данных	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Фактический тип данных или поддержка возможностей зависит от реализации блоков.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Комплексные данные

Этот блок поддерживает генерацию кода для сложных сигналов.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

Фактический тип данных или поддержка возможностей зависит от реализации блоков.

См. также

Bus Creator | Bus to Vector | Mux

Темы

Представлено до R2006a

Документация Simulink

Поддержка

Сообщество Экспонента

Документация

Demux

Описание

Порты

Вход

Port_1 - Примите векторный сигнал non bus, чтобы извлечь и вывести сигналы из действительные или комплексные числа любого небусового типа данных, поддерживаемые Simulink®

Выход

Port_1 - Выходные сигналы, извлеченные из входного векторного сигнала nonbus сигнал с вещественными или комплексными числами любого типа данных, поддерживаемых Simulink

Параметры

Number of outputs - Количество выходов 2 (по умолчанию) | скалярный вектор |

Программное использование

Display option - Отображаемый значок блока bar (по умолчанию) | none

Программное использование

Примеры моделей

Извлечение векторных элементов и равномерное распределение по выходам

Извлечение векторных элементов с помощью блока Demux

Создайте MUX-сигнал и извлеките элементы

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Темы

Документация Simulink

Поддержка

`Port_1` - Примите векторный сигнал non bus, чтобы извлечь и вывести сигналы из
действительные или комплексные числа любого небусового типа данных, поддерживаемые Simulink^®

`Port_1` - Выходные сигналы, извлеченные из входного векторного сигнала
nonbus сигнал с вещественными или комплексными числами любого типа данных, поддерживаемых Simulink

`Number of outputs` - Количество выходов
2 (по умолчанию) | скалярный вектор |

`Display option` - Отображаемый значок блока
`bar` (по умолчанию) | `none`

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.