Dilation

Морфологическое расширение двоичных пиксельных данных

Библиотека:
Vision HDL Toolbox/Морфологические операции

Описание

Блок Dilation заменяет каждый пиксель на локальный максимум окрестности вокруг пикселя. Блок работает с потоком двоичных значений интенсивности. Можно задать окрестность или элемент структурирования до 32 на 32 пикселей.

Этот блок использует интерфейс потокового пикселя с шиной для сигналов управления системой координат. Этот интерфейс позволяет блоку работать независимо от размера и формата изображения. Порты pixel на этом блоке поддерживают потоковую передачу с одним пикселем или многопиксельную потоковую передачу. Потоковая передача с одним пикселем принимает и возвращает одно значение пикселя каждый такт. Мультипиксельная потоковая передача принимает и возвращает 4 или 8 пикселей за тактовый цикл для поддержки форматов с высокой частотой кадров или с высоким разрешением. Вместе с пикселем блок принимает и возвращает pixelcontrol шина, которая содержит пять управляющих сигналов. Сигналы управления указывают валидность каждого пикселя и их местоположение в системе координат. Для многопиксельной потоковой передачи один набор управляющих сигналов применяется ко всем четырем или восьми пикселям в векторе. Чтобы преобразовать систему координат (пиксельную матрицу) в последовательный поток пикселей и сигналы управления, используйте блок Frame To Pixels. Полное описание интерфейса см. в разделе Потоковый пиксельный интерфейс.

Порты

Вход

расширить все

`pixel` - Логический входной пиксель или мультипиксельный вектор
скалярный вектор |

Этот блок поддерживает потоковую передачу с одним пикселем или многопиксельную потоковую передачу. Для потоковой передачи с одним пикселем задайте один входной пиксель в качестве скалярного логического значения. Для многопиксельной потоковой передачи задайте вектор с четырьмя или восемью логическими значениями. Для получения дополнительной информации о том, как настроить модель для мультипиксельной потоковой передачи, смотрите Filter Multipixel Video Streams.

Типы данных: Boolean

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

The pixelcontrol шина содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположение в системе координат. Для получения дополнительной информации смотрите Pixel Control Bus.

Для многопиксельной потоковой передачи каждый вектор значений пикселей имеет один набор сигналов управления. Потому что вектор имеет только один valid сигнал, пиксели в векторе должны быть либо все допустимые, либо все недопустимые. The hStart и vStart сигналы применяются к пикселю с самым низким индексом в векторе. The hEnd и vEnd сигналы применяются к пикселю с самым высоким индексом в векторе.

Типы данных: bus

Выход

расширить все

`pixel` - Логический выходной пиксель или мультипиксельный вектор
скалярный вектор |

Этот блок поддерживает потоковую передачу с одним пикселем или многопиксельную потоковую передачу. При использовании потоковой передачи с одним пикселем блок возвращает один пиксель в качестве скалярного логического значения. При использовании мультипиксельной потоковой передачи блок возвращает вектор логических значений. Этот вектор имеет тот же размер, что и входной pixel вектор. Для получения дополнительной информации о том, как настроить модель для мультипиксельной потоковой передачи, смотрите Filter Multipixel Video Streams.

Типы данных: Boolean

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Типы данных: bus

Параметры

расширить все

`Neighborhood` - Соседство пикселей
`ones(3,3)` (по умолчанию) | вектор или матрица `1`s и `0`s

Окрестность пикселя, заданная в виде вектора или матрицы двоичных значений.

Блок поддерживает окрестности до 32 на 32 пикселей. Чтобы использовать элемент структурирования, задайте Neighborhood как getnhood(Набор Image Processing Toolbox) (strel(Набор Image Processing Toolbox) (shape)).

Когда вы используете многопиксельный векторный вход, окрестность должна быть не менее двух пикселей в каждой размерности.

`Line buffer size` - Размер буфера памяти линии
`2048` (по умолчанию) | положительное целое число

Задайте степень двойки, которая будет включать количество активных пикселей в одной горизонтальной линии.

Если вы задаете значение, которое не является степенью двойки, блок использует следующую наибольшую степень двойки. Блок выделяет (neighborhood lines - 1) -by - Line buffer size места памяти для хранения пикселей.

`Padding method` - Метод заполнения
`Constant` (по умолчанию) | `None`

Выберите один из следующих методов для заполнения контура входного изображения. Для получения дополнительной информации об этих методах см. Раздел «Заполнение ребер».

Constant - Блок заполняет изображение нулями. Это значение предотвращает расширение в контуры активной системы координат.
None - Исключить логику заполнения. Блок не устанавливает пиксели вне системы координат изображения на какое-либо конкретное значение. Эта опция уменьшает аппаратные ресурсы, используемые блоком, и гашение, необходимое между системами координат, но влияет на точность выходных пикселей на ребрах системы координат. Для поддержания синхронизации потока пикселей выхода системы координат совпадает с размером входного кадра. Однако, чтобы избежать использования пикселей, вычисленных из неопределенных значений заполнения, замаскируйте KernelSize/2 пикселя вокруг ребра системы координат для нижестоящих операций. Для получения дополнительной информации смотрите Увеличение пропускной способности при отсутствии заполнения.

Совет

Когда вы используете блок с внутренним буфером линии внутри Enabled Subsystem (Simulink), шаблон сигнала включения должен поддерживать синхронизацию потока пикселей, включая минимальные интервалы гашения. Если шаблон enable повреждает синхронизацию потока пикселей, вы можете увидеть частичные выходные системы координат, поврежденные сигналы управления потоком пикселей или несоответствия между Simulink^® и результаты симуляции HDL. Вам может потребоваться увеличить интервалы гашения, чтобы соответствовать циклам, когда активация низкая. Дополнительные сведения см. в разделе Настройка интервалов гашения.

Алгоритмы

расширить все

Время ожидания

Задержка блока - это задержка буфера линий плюс задержка вычисления ядра. Задержка буфера линии включает заполнение ребра по умолчанию. Задержка операции заполнения зависит от размера ядра. Если заполнение ребра не обязательно для вашего проекта, можно уменьшить задержку, установив параметр Padding method равным None. Когда вы используете эту опцию, задержка блока не зависит от размера вашего ядра. Чтобы определить точную задержку для любого строения блока, измерьте количество временных шагов между входом и выходным сигналами управления.

Задержка ядра зависит от размера окрестности.

Примечание

Когда вы используете ребро, используйте горизонтальный интервал гашения, больше, чем в два раза ширина ядра. Этот интервал позволяет блоку закончить обработку одной линии до начала обработки следующей, включая добавление пикселей заполнения до и после активных пикселей в линии. Стандартные форматы потокового видео используют горизонтальный интервал гашения, составляющий около 25% ширины системы координат. Этот интервал намного больше, чем фильтры, примененные к каждой системе координат. Когда вы отключаете заполнение ребра, горизонтальный интервал гашения должен быть не менее 12 циклов и не зависит от размера ядра. Если вы используете пользовательский формат видео, установите горизонтальный интервал гашения при помощи Frame To Pixels параметров блоков. Горизонтальный интервал гашения равен Total pixels per line - Active pixels per line или, эквивалентно, Front porch + Back porch. Дополнительные сведения см. в разделе Настройка интервалов гашения.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Этот блок поддерживает генерацию кода C/C + + для режимов Simulink Accelerator и rapid Accelerator и для генерации компонентов DPI.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Ограничения

Вы не можете сгенерировать HDL-код для этого блока, если он находится внутри Resettable Synchronous Subsystem (HDL Coder).

См. также

Frame To Pixels | visionhdl.Dilation | Erosion (Computer Vision Toolbox)

Темы

Типы морфологических операций (Image Processing Toolbox)
Элементы структурирования (набор Image Processing Toolbox)

Введенный в R2015a

Документация

Dilation

Описание

Порты

Вход

`pixel` - Логический входной пиксель или мультипиксельный вектор
скалярный вектор |

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Выход

`pixel` - Логический выходной пиксель или мультипиксельный вектор
скалярный вектор |

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

Параметры

`Neighborhood` - Соседство пикселей
`ones(3,3)` (по умолчанию) | вектор или матрица `1`s и `0`s

`Line buffer size` - Размер буфера памяти линии
`2048` (по умолчанию) | положительное целое число

`Padding method` - Метод заполнения
`Constant` (по умолчанию) | `None`

Совет

Алгоритмы

Время ожидания

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Темы

Документация Vision HDL Toolbox

Поддержка

Документация

Dilation

Описание

Порты

Вход

pixel - Логический входной пиксель или мультипиксельный вектор скалярный вектор |

ctrl - Сигналы управления, сопоставленные с потоком пикселей pixelcontrol автобус

Выход

pixel - Логический выходной пиксель или мультипиксельный вектор скалярный вектор |

ctrl - Сигналы управления, сопоставленные с потоком пикселей pixelcontrol автобус

Параметры

Neighborhood - Соседство пикселей ones(3,3) (по умолчанию) | вектор или матрица 1s и 0s

Line buffer size - Размер буфера памяти линии 2048 (по умолчанию) | положительное целое число

Padding method - Метод заполнения Constant (по умолчанию) | None

Совет

Алгоритмы

Время ожидания

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Темы

Документация Vision HDL Toolbox

Поддержка

`pixel` - Логический входной пиксель или мультипиксельный вектор
скалярный вектор |

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

`pixel` - Логический выходной пиксель или мультипиксельный вектор
скалярный вектор |

`ctrl` - Сигналы управления, сопоставленные с потоком пикселей
`pixelcontrol` автобус

`Neighborhood` - Соседство пикселей
`ones(3,3)` (по умолчанию) | вектор или матрица `1`s и `0`s

`Line buffer size` - Размер буфера памяти линии
`2048` (по умолчанию) | положительное целое число

`Padding method` - Метод заполнения
`Constant` (по умолчанию) | `None`

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.