Как MATLAB® может использоваться в качестве испытательного стенда для компонента HDL. Мы компилируем фильтр нижних частот HDL и затем тестируем его с помощью matlabtb.

Иллюстрирует рабочий ModelSim® или Incisive® HDL Simulator в пакетном режиме, чтобы протестировать компонент HDL с испытательным стендом MATLAB®. На этой демонстрации мы компилируем HDL фильтр lowpass - спроектированный и сгенерированный с Filter Design HDL Coder™ - и затем тестируем его ответ с помощью функции HDL Verifier™ matlabtb. Целый cosimulation выполняется в пакетном режиме.

Это, которое показывают примеры, как MATLAB® может использоваться, чтобы реализовать компонент фильтра, используемый в модели HDL. Пример компилирует генератор VHDL/Verilog, задает компонент фильтра, который моделируется с помощью MATLAB и запускает симуляцию HDL. Этот пример требует, чтобы временная директория сгенерировала рабочий ModelSim VHDL или Острый проект Verilog. После создания проекта HDL этот пример запускает симулятор HDL (это требует доступа к ModelSim/Incisive из командной строки). Этот пример использует общую память, чтобы завершить ссылку и поэтому требует, чтобы симулятор HDL был на том же компьютере как MATLAB. Если проект скомпилирован, симуляция может быть запущена из ModelSim/Incisive.

Пример Приемника манчестерского кода показывает, как использовать HDL Verifier™, чтобы спроектировать, протестировать и проверить модель VHDL Manchester Receiver с возможностями восстановления тактового сигнала.

MODSIMSPECDISP показывает, как MATLAB® может использоваться, чтобы реализовать компонент VHDL, который используется, чтобы отобразить спектр сигнала из проекта VHDL в ModelSim®. Этот пример компилирует источник VHDL, содержащий частоту, скачкообразно перемещающую синусоиду, питающую фильтр lowpass, и задает компонент отображения спектра в MATLAB. Компонент MATLAB буферизует свои входные параметры в системы координат 128 выборок и отображает спектры неотфильтрованных и отфильтрованных сигналов, когда симуляция запускается. Этот пример требует, чтобы временная рабочая директория сгенерировала рабочий проект ModelSim VHDL. После создания проекта VHDL этот пример запускает ModelSim (это требует доступа к ModelSim из командной строки). Этот пример использует общую память, чтобы завершить ссылку и поэтому требует, чтобы ModelSim был на том же компьютере как MATLAB. Если проект скомпилирован, симуляция может быть запущена из ModelSim.