Exponenta Banner
exponenta event banner

Оптимизированная HDL разработка системы

Выберите алгоритмы для проекта аппаратной системы LTE

Эти блоки реализуют благоприятную для оборудования архитектуру и поддерживают генерацию HDL-кода, когда используется с HDL Coder™. Блоки используют демонстрационный интерфейс потоковой передачи с шиной для связанных управляющих сигналов. Они сконфигурированы, чтобы реализовать коды исправления ошибок, как задано в TS 36.212 стандарта LTE.

Блоки

Convolutional EncoderЗакодируйте бинарные выборки с помощью кусающего хвост сверточного алгоритма
Convolutional DecoderДекодируйте сверточно закодированное демонстрационное использование алгоритм Viterbi
CRC EncoderСгенерируйте контрольную сумму и добавьте, чтобы ввести демонстрационный поток
CRC Decoder Обнаружьте ошибки во входных выборках с помощью контрольной суммы
Turbo EncoderЗакодируйте бинарные выборки с помощью турбо алгоритма
Turbo DecoderДекодируйте закодированные турбо выборки
Gold Sequence GeneratorСгенерируйте Золотую последовательность
OFDM ModulatorМодулируйте сетку ресурса LTE и возвратите временной интервал выборки OFDM
LTE Symbol ModulatorМодулируйте биты данных, чтобы объединить символы данных о LTE
NR Symbol ModulatorМодулируйте биты данных, чтобы объединить символы данных NR
OFDM DemodulatorДемодулируйте временной интервал выборки OFDM и возвратите сетку ресурса LTE
Viterbi DecoderДекодируйте convolutionally закодированное использование данных алгоритм Viterbi
DepuncturerПротивоположная схема прокалывания подготовиться к декодированию

Популярные примеры

HDL Code Generation for Filtered OFDM (F-OFDM) Transmitter

Генерация HDL-кода для фильтрованного OFDM (F-OFDM) передатчик

Фильтрованный OFDM (F-OFDM) применяет фильтр к символам после ОБПФ в передатчике, чтобы улучшить пропускную способность при поддержании ортогональности комплексных символов. Этот пример реализует передатчик F-OFDM для генерации HDL-кода. Пример показывает, как пойти от эталонной модели MATLAB® до оптимизированной HDL модели Simulink®. Это включает преобразование от дважды до фиксированных точек и минимизации использования ресурса проекта на FPGA.

Открыть скрипт
HDL Implementation of a Variable-Size FFT

Реализация HDL БПФ Переменного Размера

Реализуйте БПФ переменного размера с помощью одного ядра БПФ.

Открыть скрипт
HDL Implementation of Streaming 1536-point FFT

Реализация HDL потоковой передачи БПФ с 1536 точками

Реализуйте предназначенный на оборудование БПФ с 1536 точками в Simulink®. Модель поддерживает генерацию HDL-кода с HDL Coder™.

Открыть скрипт
Accelerate BER Measurement for LTE HDL Turbo Decoder

Ускорьте измерение BER для турбо декодера HDL LTE

Рабочий процесс, чтобы измерить BER Турбо Декодера LTE HDL Toolbox с помощью parsim, чтобы параллелизировать симуляции через точки EbNo. Этот подход может использоваться, чтобы ускорить другие симуляции Монте-Карло.

Открыть скрипт
Документация LTE HDL Toolbox
Поддержка