Оптимизированная HDL разработка системы

Выберите алгоритмы для проекта аппаратной системы LTE

Эти блоки реализуют благоприятную для оборудования архитектуру и поддерживают генерацию HDL-кода, когда используется с HDL Coder™. Блоки используют демонстрационный интерфейс потоковой передачи с шиной для связанных управляющих сигналов. Они сконфигурированы, чтобы реализовать коды исправления ошибок, как задано в TS 36.212 стандарта LTE.

Блоки

Convolutional EncoderЗакодируйте бинарные выборки с помощью кусающего хвост сверточного алгоритма
Convolutional DecoderДекодируйте сверточно закодированное демонстрационное использование алгоритм Viterbi
CRC EncoderСгенерируйте контрольную сумму и добавьте, чтобы ввести демонстрационный поток
CRC Decoder Обнаружьте ошибки во входных выборках с помощью контрольной суммы
Turbo EncoderЗакодируйте бинарные выборки с помощью турбо алгоритма
Turbo DecoderДекодируйте закодированные турбо выборки
Gold Sequence GeneratorСгенерируйте Золотую последовательность
OFDM ModulatorМодулируйте сетку ресурса LTE и возвратите временной интервал выборки OFDM
LTE Symbol ModulatorМодулируйте биты данных, чтобы объединить символы данных о LTE
NR Symbol ModulatorМодулируйте биты данных, чтобы объединить символы данных NR
OFDM DemodulatorДемодулируйте временной интервал выборки OFDM и возвратите сетку ресурса LTE
Viterbi DecoderДекодируйте convolutionally закодированное использование данных алгоритм Viterbi
DepuncturerПротивоположная схема прокалывания подготовиться к декодированию

Популярные примеры